斩波运放的带隙基准问题

邦邦 · 发表于 2023-9-1 18:12:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大佬抽空帮小弟看看以下几个问题：
1.在做斩波运放的过程中，由于notch filer后要加弥勒电容，这个电容会使得运放的带宽降低，那斩波频率是以加弥勒电容前的运放带宽来计算还是以加完弥勒电容之后的运放带宽，或者是以没加斩波电路的带隙基准的环路带宽来确定斩波运放的斩波频率？
2.notch filer会改变后面的DC静态工作点，导致带隙基准的输出电压的温度特性曲线变得极差，但是.tran仿真，可以观察到带隙基准的输出是可以输出到设计电压的，这个是否需要去调整电阻或者调整notch filer的管子尺寸来使得温度特性曲线正常？
3.带隙基准在没有加斩波电路时的建立时间是us级，但是加了斩波电路时（斩波频率为30kHZ）,此时的带隙基准的输出电压的建立时间为7~8ms，这个是否正常？不正常应该如何调整？

ericking0 · 发表于 2023-9-2 11:10:40

1. 我的理解，加了notch filter以后，chop产生的固定周期信号就不再依赖于路径上的极点产生的低通来滤波了，某种程度上就放松了对chop频率的限制了；
2. notch filter为啥会影响bgr本身的温度特性，这个现象逻辑上说不通，感觉有必要确认是否是你的仿真的问题；
3. 建立时间这种事情，到底瓶颈在什么地方？

邦邦 · 发表于 2023-9-2 14:28:32

ericking0 发表于 2023-9-2 11:10
1. 我的理解，加了notch filter以后，chop产生的固定周期信号就不再依赖于路径上的极点产生的低通来滤波了 ...

感谢您的回复，对于您的问题我有以下疑问望您指教：
1.按照您的意思来说，在斩波频率是以在加弥勒电容之前的运放带宽来确定吗？
2.我在做仿真的时候，没有加notch filer整体的DC静态工作点以及温度特性曲线是对的，但是加了notch filer之后，DC静态工作点从notch filer之后的节点DC静态工作点都变化了，并且带隙基准的温度特性曲线也不对了。请问这加notch filer仿真要进行额外的设置吗？
3.对于建立时间，我也不太清楚。

邦邦 · 发表于 2023-9-4 11:10:36

帖子不要沉啊！请各位大佬帮忙看看啊！

云大大 · 发表于 2023-9-5 14:32:55

本帖最后由云大大于 2023-9-5 14:34 编辑

这样的滤波方式其实并可靠，因为要保证chopper频率大于环路带宽，本身就导致BGR出现建立误差；
其次，因为filter放在了环路内部，会改变环路零极点分布，需要更多迭代设计；

邦邦 · 发表于 2023-9-5 14:50:28

云大大发表于 2023-9-5 14:32
这样的滤波方式其实并可靠，因为要保证chopper频率大于环路带宽，本身就导致BGR出现建立误差；
其次，因为f ...

感谢您的回复，您一般采用的何种滤波结构呢？就Bandgap来说的话，filer还能放在哪个位置？请指教。

云大大 · 发表于 2023-9-5 15:05:05

邦邦发表于 2023-9-5 14:50
感谢您的回复，您一般采用的何种滤波结构呢？就Bandgap来说的话，filer还能放在哪个位置？请指教。

...

RC滤波常用，简单可靠。你可以将OTA输出连接至顶电流源栅端，filter放在环路外，这样filter只会给环路中多引入一个固定左平面零点，可由计算指导

邦邦 · 发表于 2023-9-7 09:55:21

云大大发表于 2023-9-5 15:05
RC滤波常用，简单可靠。你可以将OTA输出连接至顶电流源栅端，filter放在环路外，这样filter只会给环路中 ...

感谢您的指导。谢谢大佬。

小福图 · 发表于 2024-1-22 15:05:10

云大大发表于 2023-9-5 15:05
RC滤波常用，简单可靠。你可以将OTA输出连接至顶电流源栅端，filter放在环路外，这样filter只会给环路中 ...

能具体解释一下为什么相当于增加了一个左平面的零点吗？放在环路外是指vref那里吗？那不就相当于把次极点往左推了吗？应该不利于环路稳定啊

[求助] 斩波运放的带隙基准问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。