dft at speed下的ICG控制

seu_xjm · 发表于 2023-8-30 14:54:55

您需要登录才可以下载或查看，没有账号？注册

x

ICG的TE端连接scanenable，EN端仍然被func控制，从波形可以看出，当scan enable拉低时，若此时func控制的EN为低， ICG不透明，capture时钟无法穿过ICG，导致没有capture时钟，无法捕获正确的数据，这个问题改怎么解决

登录/注册后可看大图

fangwang85 · 发表于 2023-9-4 18:03:42

将TE拉到Test_Mode上呢

DFTbin · 发表于 2023-9-5 10:19:22

fangwang85 发表于 2023-9-4 18:03
将TE拉到Test_Mode上呢

这样的话覆盖率不就降低了吗？

seu_xjm · 发表于 2023-9-6 14:35:07

fangwang85 发表于 2023-9-4 18:03
将TE拉到Test_Mode上呢

TE拉到Test_Mode上面对覆盖率就会有损失，还有别的方法处理吗？

zero_0 · 发表于 2023-9-8 18:27:03

插个test point让capture的时候TE可以为1

Joey.Yu · 发表于 2024-1-30 09:23:14

我发现我做的也是这样，TE接的scan_en，但是会有一些pattern在capture的时候让icg的EN端为1，从而保证clock通过，不知道TE直接连scan_en是否合理

[求助] dft at speed下的ICG控制