在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 519|回复: 3

[原创] PLL的杂散与相位噪声问题

[复制链接]
发表于 2023-8-12 14:30:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问大佬们,PLL的杂散的具体计算公式是什么?,还有PLL的各个模块的自身产生的噪声该如何计算?查看一些论文都没有具体的推导过程
 楼主| 发表于 2023-8-12 14:31:14 | 显示全部楼层
顶,求大佬推荐相关论文或者资料,视频等等
发表于 2023-8-12 17:41:50 | 显示全部楼层
找到两篇pll论文

005-a-15mw-3125ghz-pll-for-serial-backplane-transceivers-in-013m-cmo.pdf

276.43 KB, 下载次数: 25 , 下载积分: 资产 -2 信元, 下载支出 2 信元

001-A 7.4-to-14GHz PLL with 54fsrms Jitter in 16nm FinFET -turker2018.pdf

585.7 KB, 下载次数: 30 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2023-8-20 15:47:58 | 显示全部楼层


Tnx.. for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 23:40 , Processed in 0.020177 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表