新人求助，在postroute阶段后，通过verify_drc发现很多DRC违例，不懂该怎么修

lwx1500505 · 发表于 2023-8-4 09:44:41

各种类型的drc都有

我知道很多是假错，但是我没办法判断哪些是假错，哪些是真错
另外，如果是假错，我修了也没有影响吧？
最主要的问题是，我不知道怎么修，有没有人可以总结一下？
非常感谢！

存在感 · 发表于 2023-8-4 09:44:42

本帖最后由存在感于 2023-8-9 16:05 编辑

一般PR 工具都可以自动修掉金属走线的DRC ，如果出现大量DRC 不修，超1万，
首先检查SDC 约束是否合理：1. 约束是否有互相冲突形成错误的，2. 约束条件是否过严导致面积资不足，3. scan 模式是否约束过严 4. library 使用是否合适；以上都会影响到具体面积资源的使用。
看看是否一开始定义的面积就是不够的。
如果是latch-up 需要在布局时要加上TAP 器件（如果门电路里面器件没有body 接触时需要加）
antenna 的话以gds 对应的DRC （里面的antenna ）验证为准，工具的判断机制不一样，PR工具会有个别误报。

李幕白 · 发表于 2023-8-4 09:56:59

作为一个模拟版图工程师来看这个问题，我在帮助数字电路设计工程师解决DRC问题时是将gds导入用layout、

李幕白 · 发表于 2023-8-4 09:58:36

李幕白发表于 2023-8-4 09:56
作为一个模拟版图工程师来看这个问题，我在帮助数字电路设计工程师解决DRC问题时是将gds导入用layout、 ...

跑DRC，然后遇到的好几个类型的DRC问题都会具体问题具体分析，例如：有遇到POLY SLOT一条长线中间断开了0.005的距离，那么这个问题通过手动的去修补一下就能解决了。也有遇到全体的VIA3生成的尺寸大于RULE，通过修改脚本解决了。

zero_0 · 发表于 2023-8-4 10:02:50

所谓假错必须要有vendor提供的waiver list才可以忽略，如果能修当然可以修。
如果是PR layout eco route修不了要手修，那肯定得你熟悉PR工具的编辑命令及熟练地修改net/via shape的属性
如果是analog layout那就更简单了，本身shape没有net属性还可以任意编辑