10-BIT SARADC低速

我笨的要死 · 发表于 2023-8-2 12:24:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

10-BIT SARADC使用冗余位校准还能使用分段结构吗。分段结构与冗余位校准冲突吗

wkp1992101 · 发表于 2023-8-2 13:27:53

10bit一般不需要校准

DDDDDUCK · 发表于 2023-8-2 18:00:58

电容分段和冗余位可以配合，这是很常见的设计，其次是需不需要用冗余位校准取决于你的SAR的速度，最重要是参考能否完全建立，你如果做低速确实不太需要用冗余位

我笨的要死 · 发表于 2023-8-3 08:49:09

DDDDDUCK 发表于 2023-8-2 18:00
电容分段和冗余位可以配合，这是很常见的设计，其次是需不需要用冗余位校准取决于你的SAR的速度，最重要是 ...

好的前辈最近我也看了相关的知识。我现在有个问题就是SARADC中比较器的失调电压，因为SAR只有一个比较器，其实它的失调是将最终结果整体偏移。请问比较器的失调电压在SAR中如何校准，不是IOS和OOS之类的方法，是结果校准。有相关的论文嘛。

DDDDDUCK · 发表于 2023-8-6 15:26:49

我不理解你所说的结果校准是什么意思。当前一般有两种方案校准OFFSET,一种时对比较器校准，比如你说的IOS/OOS或者转换结束后再比一次。另一种是先测出OFFSET失调，直接在最终结果里面减去这个值，但这样会降低信号摆幅，更好的方法是在电容阵列上注入这个offset值。知网上很多这种学位论文，你可以自己搜一下

[求助] 10-BIT SARADC低速

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2