在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1508|回复: 3

[求助] 用DC进行逻辑综合的时候,如何阻止DC插入buffer

[复制链接]
发表于 2023-8-2 10:53:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
用DC进行逻辑综合的时候,如何阻止DC插入buffer,就是让它一个都不要插,应该怎么做呢?

set_auto_disable_drc_nets -on_clock_network true我用了这条语句,但最终综合出来的网表还是有buffer

发表于 2023-8-2 11:00:36 | 显示全部楼层
把所有buffer cell 列出来,然后set don't use
回复 支持 反对

使用道具 举报

发表于 2023-8-8 02:11:12 | 显示全部楼层
设置clock为ideal clock
回复 支持 反对

使用道具 举报

发表于 2023-8-9 14:54:38 | 显示全部楼层
set_dont_touch
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 04:38 , Processed in 0.012776 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表