TSMC018BCD版图设计求助

咸鱼煎蛋 · 发表于 2023-7-26 10:38:14

最近在使用TSMC018BCD工艺绘制版图，遇到了一些问题，想请教一下使用过的大神，希望能有好心人解答，感谢！

1.对于高压管的保护环，P管必须要有N+isolation ring和P+ isolation ring，而直接调用高压管版图是自带一个P+隔离环的，请问是需要先去掉P环，再分别添加N环和P环吗？
2.对于低压管的隔离，根据工艺文件，PW的电位必须和HVNW+NBL的隔离环电位相同，NW没有要求，请问如果NW里地PMOS的衬底接最低电位，再和HVNW+NBL的隔离环接同样电位，还会有隔离作用吗？（因为HVNW外的P+环按要求也必须接到最低电位，见下图）如果说NW的体和源短接，不和环接一起，那么对于NW的环它应该接什么电位？
谢谢！

李幕白 · 发表于 2023-7-26 10:38:15

咸鱼煎蛋发表于 2023-7-26 14:54
非常感谢！
还想再请教一下，第一个问题我发现高压P管似乎也有自带的N+隔离环，即N+pick up ring，如果我 ...

了解问题，针对两个问题我的看法是：1，自带的N+隔离环可以在版图选中器件Q在parameter中的按钮取消掉，一般它的按钮名称可能会是如下几种：tap，body，bulk等您可以逐一尝试直到它的衬底接触被您取消掉。一般在版图当中，我们会尽量去把同类型同电位尺寸差别不大的器件合并靠拢共用，并绘制一条共有共用的保护环来当作这些器件的衬底。一样的，隔离环也是共有。2，原理图的衬底是接低电位的话，那么nmos的PW衬底就应该接低电位。但是版图的其他那些iso，psub接的电位，应当参考原理图的连接。原理图设计当中对于一个多端器件的接法应当参考PDK当中的设计手册。一般对于NMOS来说它的衬底接地，那么它的隔离环应该是两个电位，一个高一个低，高在内低在外。高电位是隔离环连接到深N肼及埋N层，低电位是psub。
当然您提到的iso全接低电位的情况也是存在的，有电路设计师是这么设计的，驱动管前的nmos的ISO接地，一般也出现在功率管，借用颜鹏飞大佬的话来说：功率管保护环中，ISO接地很常见，有人对比实测过latch up，差别不大。

李幕白 · 发表于 2023-7-26 13:12:42

1。BCD工艺的高压管自带的P+隔离环应该去掉，然后在加Nwell的保护环，外面再加p+隔离环。
2。低压管子的PMOS的衬底就是Nwell，一般接最高电位（或者其他较高电位）。再外面的隔离环有低电位以及最高电位隔离。

咸鱼煎蛋 · 发表于 2023-7-26 14:54:03

李幕白发表于 2023-7-26 13:12
1。BCD工艺的高压管自带的P+隔离环应该去掉，然后在加Nwell的保护环，外面再加p+隔离环。
2。低压管子的PMO ...

非常感谢！
还想再请教一下，第一个问题我发现高压P管似乎也有自带的N+隔离环，即N+pick up ring，如果我想多个高压管共用，是否打散，再共用，再外加P+隔离环对吗？；
第二个问题我发现我写错了，不好意思，是NMOS管，即做在PW里的，以我的原理图为例，请问这几个管子的衬底都接VSS，它们的衬底，源极，HVNW的隔离环，以及SH_P的隔离环如果都接VSS，是可以的吗？（附图）
再次感谢！