工具 | 版本 | 开发者 | 工具用途 | 介绍文档 | github/gitee 地址 | 技术支持 / 官网 |
ic_flow_platform | V1.1 | ByteDance | 集成电路设计流程平台,类似于 AMD 的 TileBuilder。 | | | |
batchRun | V1.1 | ByteDance | 多服务器批量管理工具,类似于 pssh 或者轻量级的 Ansible。 | | | |
licenseMonitor | V1.1 | ByteDance | EDA license 实时信息检索和历史信息分析工具。 | | | |
lsfMonitor | V1.3.2 | liyanqing | LSF 实时信息检索和历史信息分析工具。 | | | |
libertyParser | V1.0 | liyanqing | 解析 liberty format 的 library file。 | | | 邮箱:[url=mailto pen_ic@163.com]open_ic@163.com[/url] |
libView | V1.0 | liyanqing | library file 内容的图形化展示及数据比较。 | | | 邮箱:[url=mailto pen_ic@163.com]open_ic@163.com[/url] |
hdlGen |
| wilson_chen | HDL 生成工具,支持在 verilog 里内嵌 Perl 或 Python script,支持自动 Instance、自动信号生成、IPXACT、JSON、XML、模板等输入来来快速生成期望设计,提高 IP 开发和 SOC 集成的效率。 | | | 微信号:shengweichen003 |
OpenROAD |
| | IC 后端物理实现自动化工具。 | | | |
Yosys |
| | Verilog 和 SystemVerilog 综合工具,支持多种 FPGA 和 ASIC 器件。 | | |
|
Opencores |
| | OpenCores 是一个开源的硬件项目网站,里面有很多利用 Verilog、VHDL、SystemVerilog 等硬件描述语言建模 / 设计的项目,适合 FPGA 和 ASIC 开发。 | |
| https://opencores.org/ |
ngspice |
| | ngspice is the open source spice simulator for electric and electronic circuits. | |
| https://ngspice.sourceforge.io/ |
GTKWave |
| | 使用 GTK 的 WAV 文件波形察看工具,支持 Verilog VCD/EVCD 文件格式。 | | | |
gEDA |
| | |
| | |
| |
| |
| |
|