ICC后抽取的verilog网表在通过calibre的v2lvs转换成cdl网表时，没有PIN的信息

Outerman2000

在ICC的布线完成后，读出verilog的网表，通过calibre的v2lvs转换成cdl，把cdl通过spicein导入成schematic，用schematic做AMS混合仿真，结果schematic里面的pin/port全部默认是input模式。发现在verilog网表中有pin的属性，通过v2lvs转换成cdl后就没有pin信息了，看了v2lvs的用法说明，没看到有那个参数能带pin信息的，不知道有没有人知道怎么解决v2lvs转换后的cdl里面没有pin属性的问题？

zekezang

hello，这个问题你解决了吗

Outerman2000

zekezang 发表于 2024-4-12 18:36
hello，这个问题你解决了吗

没有

zekezang

Outerman2000 发表于 2024-4-13 14:06
没有

我感觉是方向错了，抽出来的verilog直接以verilog的方式导入，reference lib那边写好数字库导成的原理图库，然后选生成原理图，就能正确的导入生成verilog的原理图