dcdc power管设计中如何考虑打线电阻与热阻

flag易

在做同步dcdc power管时，power管的rdson和打线该如何设计？

我目前采用的方法是：确定封装（热阻）、温升和最大平均输入电流后，可以大致推算 Rds=Tj/θJA/Iin/Iin，假设最大允许温升60°C，热阻200，dcdc升压产品最大输入平均电流2.75A，求得power管内阻约40mohm，但对比同类型产品，power管下管rds在70~100ohm之间，远大于我的估算值。
有以下几个问题想请教一下：
1. 通过这种粗略的计算方法可以可以估算出power的值吗？有其它讨论说热阻θJA只能定性不能定量，改如何估算？
2. 通过热阻和温升估算power管时，打线的寄生电阻上产生的损耗是否要算在总损耗中，是否要乘以热阻？算的40mohm是仅仅power管的rds还是加了打线寄生电阻的？
3. power管在ic上占其中一半，同时上下管同步交替工作时，热量产生是什么样的，电路部分和另一个不开的power管能否起到散热的作用？
---------------------------------------------
顺便同时请教一下，同步升压dcdc，power上走3A的电流，打3个30um的pad是不是少了，估算了下，下管驱动需要减到很小才能足够弱化power管上电流突变带来的影响。

esbwong

(1) 有效rdson = FET rdson + bond wire rdson...
(2) 寄生电阻损耗会导致封装温度升高
(3) IR drop... 电路部分和另一个不开的power管能否起到散热的作用 -> 不太能, 硅导热系数问题

打3个30um的pad是不是少 => 1mil bond wire 1A max... 线的寄生电阻取决于长度

只说说以前的经历供参考...