PAD 上的glitch问题请教

watertree

在做后仿时，worst corner情况下。 在pad 打完一系列时钟后，自己会产生一个glitch在 最后一个时钟之后。 best corner没有类似情况。 不知道是后仿哪个参数能控制这个地方？glitch产生的地方距离之前时钟沿也是一个时钟周期的时间。

                               
登录/注册后可看大图

自强厚德

glitch 对后续电路是否有影响？ 无影响的话， 和设计确定是否是异步电路false_path,  是的话, 不进行寄存器timing check, 不是的话， tcl 脚本控制，屏蔽这段时间的timing_check

watertree

谢谢回复。问题已经解决。