版图中LVS问题

Lcy_001 · 发表于 2023-6-5 11:37:00

您需要登录才可以下载或查看，没有账号？注册

x

具体问题如下：把需要匹配的电阻打散后，SUB层次连接在一起，LVS好像认不到，另外VDDA和SUB连接是什么问题

图片1.png

esbwong · 发表于 2023-6-5 12:17:44

VDDA和SUB连接是 short?

Lcy_001 · 发表于 2023-6-5 13:08:22

esbwong 发表于 2023-6-5 12:17
VDDA和SUB连接是 short?

点亮后发现并没有短路啊，难道是虚拟连接了？

李幕白 · 发表于 2023-6-5 13:19:50

电阻跟电阻相连应该是金属1相连吧？

Lcy_001 · 发表于 2023-6-5 13:36:26

李幕白发表于 2023-6-5 13:19
电阻跟电阻相连应该是金属1相连吧？

是的呀，中间用的金属1，电阻外面有金属2和金属3接的

李幕白 · 发表于 2023-6-5 14:04:00

Lcy_001 发表于 2023-6-5 13:36
是的呀，中间用的金属1，电阻外面有金属2和金属3接的

根据LVS的图，这是R30等7个端口连到了VDDA，电路图是连的SUB，检查有无连错，然后再检查一下电阻的电位之类的东西。实在检查不出来，就做个demo，新建电路图放1个电阻，版图放1个电阻跑LVS，1个没问题就放多个，逐一测试是什么问题。

Lcy_001 · 发表于 2023-6-5 15:11:54

李幕白发表于 2023-6-5 14:04
根据LVS的图，这是R30等7个端口连到了VDDA，电路图是连的SUB，检查有无连错，然后再检查一下电阻的电位之 ...

好的，感谢大佬解答，这就去测试一下

[求助] 版图中LVS问题