在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1420|回复: 4

[求助] SAR ADC Verilog-A代码的相关问题

[复制链接]
发表于 2023-6-2 12:43:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

这个sar adc的代码哪儿有问题呀?有没有大佬解答一下,感谢!

                               
登录/注册后可看大图
发表于 2023-6-2 14:20:24 | 显示全部楼层
本帖最后由 songzijian87 于 2023-6-2 15:40 编辑

v_last=0;

for(i=0;i<=N-1;i=i+1) begin
  if(vin>=v_last+VREFP/2**i) begin
    cmp_out = 1'b1;
    v_last = v_last + VREFP/2**i;
  end else begin
    cmp_out  = 1'b0;
    v_last = v_last;
  end
end

cmp_out[0]应该是MSB,因为先比较的是1/2,再是1/4,以此类推
发表于 2023-6-2 14:51:53 | 显示全部楼层
initial 后面的begin没有接end
 楼主| 发表于 2023-6-2 20:02:44 | 显示全部楼层


songzijian87 发表于 2023-6-2 14:20
v_last=0;

for(i=0;i=v_last+VREFP/2**i) begin


好的好的感谢大佬,这块我理解了
 楼主| 发表于 2023-6-2 20:05:05 | 显示全部楼层


mmkyy 发表于 2023-6-2 14:51
initial 后面的begin没有接end


大佬能否详细解释一下呢?刚接触感觉我语法可能有不少问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 16:21 , Processed in 0.020734 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表