在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3026|回复: 10

[求助] LAYOUT的LVS添加添加添加empty_subckt.sp_cal文件

[复制链接]
发表于 2023-5-31 21:58:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在做lvs验证时候,添加了网表文件也看了相关的定义,网表文件里面都有,但是做验证还是显示认不到添加的mime2r-ckt和rhrpo-ckt电阻,就很郁闷 大佬们 怎么弄啊!!!

                               
登录/注册后可看大图

                               
登录/注册后可看大图

                               
登录/注册后可看大图

发表于 2023-5-31 23:28:59 | 显示全部楼层
你这显然有重新提了阿,提好网表后再add
发表于 2023-6-1 09:26:27 | 显示全部楼层


maomao198477 发表于 2023-5-31 23:28
你这显然有重新提了阿,提好网表后再add


你好,请问怎么样提取empty_subckt.sp_cal文件?谢谢!
发表于 2023-6-1 09:33:06 | 显示全部楼层
把export from schematic viewer的勾勾去掉(这个勾勾代表calibre会自己按照你指定的路径去提取网表,但是你已经把网表添加进来了,就不需要它自己去提取了)然后你的网表应该还少了一个跟layout比对的网表,这个你也可以自己抽好添加进来
 楼主| 发表于 2023-6-1 11:00:50 | 显示全部楼层


yguvyg 发表于 2023-6-1 09:33
把export from schematic viewer的勾勾去掉(这个勾勾代表calibre会自己按照你指定的路径去提取网表,但是 ...


请问一下 怎么抽取啊
发表于 2023-6-1 11:06:54 | 显示全部楼层


xiaokaihua 发表于 2023-6-1 11:00
请问一下 怎么抽取啊


呃,就是正常的导出cdl流程,在virtuoso界面file--Export--CDL,如果还有不懂得可以请教你身边的人,我这没法展示
 楼主| 发表于 2023-6-1 11:08:45 | 显示全部楼层


yguvyg 发表于 2023-6-1 11:06
呃,就是正常的导出cdl流程,在virtuoso界面file--Export--CDL,如果还有不懂得可以请教你身边的人,我这 ...


好的,非常感谢
 楼主| 发表于 2023-6-2 09:37:05 | 显示全部楼层


maomao198477 发表于 2023-5-31 23:28
你这显然有重新提了阿,提好网表后再add


好的,已经解决了 非常感谢!
发表于 2023-12-8 16:43:31 | 显示全部楼层
我刚刚也是添加之后显示查找不到器件。试过几次后发现,是因为在跑之前,原理图输出的网表不存在,直接添加empty会把红色的原理图网标直接替换掉。在勾选原理图输出的时候,先跑一下,提示缺少模型,再进行添加就可以了。
发表于 2023-12-8 17:11:33 | 显示全部楼层
可以在这里加载,然后保存至你的runset,就不用每次都加载
1.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 01:27 , Processed in 0.036072 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表