关于数字半导体测试基础中出现的cmos输入结构的疑问

701的打工日记 · 发表于 2023-5-31 17:40:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

关于这里的cmos结构我不太明白，上面是nmos，下面是pmos，但是我看百度说一般pmos会在上面，关于这个电路为什么是这样，我也不是特别清楚，对cmos的原理也看不懂，求求了，谁能用通俗的语言来告诉我

waley · 发表于 2023-5-31 19:53:51

很簡單, 畫錯~

JustdoitAbel · 发表于 2023-5-31 20:41:21

本帖最后由 JustdoitAbel 于 2023-5-31 20:44 编辑

分析一下传输特性

JustdoitAbel · 发表于 2023-5-31 20:53:03

上升过程：
vin从0开始上升，第一阶段vin从0到2*vth，vout输出为vth，此阶段两管均不导通；
第二阶段vin从2*vth上升到vdd，vout从vth上升到vdd-vth,此阶段上部n管导通；
下降过程：
vin从vdd开始下降，第一阶段vin从vdd下降到vdd-2*vth，vout保持为vdd-vth，此阶段两管均不导通；
第二阶段vin从vdd-2*vth下降到0，vout从vdd-vth下降到vth，此阶段下部p管导通

不存在同时导通情形，功耗低；
输出有两个阈值电压损失。