在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1639|回复: 4

[求助] esd与pickup

[复制链接]
发表于 2023-5-30 17:27:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近看到书中有这个图,esd finger中间不能插入pickup,原因是因为噪声隔离,感觉很牵强,有高手知道为什么?
12.png
发表于 2023-5-30 17:52:54 | 显示全部楼层
本帖最后由 luwang 于 2023-5-30 18:14 编辑

芯片的ESD保护器件(ESD diode)主要用于将ESD电流流向芯片的接地平面(GND)或/和衬底(substrate),以保护芯片不被ESD事件损坏。因此,在ESD事件发生时,ESD电流首先会流经ESD保护器件。如果ESD保护器件的工作正常,ESD电流便会由保护器件引导到GND或衬底上去。具体的引导路径取决于芯片的设计和布局。若ESD保护器件失效或设计不当,则ESD电流可能会通过其他破坏性路径进入芯片内部,导致芯片损坏
发表于 2023-5-30 20:25:28 | 显示全部楼层
t 家小一点的工艺会存在这个问题
发表于 2023-5-30 23:26:45 | 显示全部楼层
ESD保护管做法是个值得探讨的问题。

对于用作ESD保护的MOS管来说,其“耐压”与“ESD放电能力”是一对不折不扣的“冤家”,想要获得更高的耐压就得牺牲ESD放电跟能力,相反想要更好的ESD放电能力就不能苛求高耐压。
为什么呢?MOS管耐压与其衬底电阻直接相关,衬底电阻越小,寄生BJT越不容易开启,耐压升高,从latchup的角度看越不容易发生latch,但从ESD保护的角度看耐压高就是Vt1变大,当ESD激励见到MOS管时,保护管不容易开启,导致ESD放电能力下降;反之,则MOS管耐压降低,Vt1降低,MOS管寄生BJT更容易导通,ESD性能能增强。
这应该就是你提出的问题,为什么该工艺文档规定做ESD保护管不能插衬底,噪声隔离什么的应该关系不大。

但是凡事无绝对,拿GGNMOS结构的ESD保护管MOS阵列来说,不插衬底的话,由于每个MOS的衬底电阻大小不一致,也会存在MOS寄生BJT开启不均匀的问题,尺寸设计不合适也会存在做出来烧ESD保护管的情况,所以说插了衬底也不是一无是处,可以使MOS开启更均匀;再者,不排除你的设计就是需要适当提高PIN脚耐压,这个时候反而是可以通过在阵列中适当插衬底来实现。
此时怎么解决ESD保护管的耐压提高难开启的问题呢?这时你可以在内部电路device见到pad前适当加几ohm电阻提高内部电路的耐压(注意该阻值产生的IR drop在电路可接受的范围之内),也可以满足ESD设计等级需求。

以上如有错漏不足之处请见谅,欢迎探讨。



 楼主| 发表于 2023-5-31 08:58:07 | 显示全部楼层


cxchust 发表于 2023-5-30 23:26
ESD保护管做法是个值得探讨的问题。

对于用作ESD保护的MOS管来说,其“耐压”与“ESD放电能力”是一对不折 ...


解释得很清晰,非常感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 18:27 , Processed in 0.018300 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表