带隙基准上电问题

zhuL · 发表于 2023-5-29 23:24:58

您需要登录才可以下载或查看，没有账号？注册

x

带隙基准上电问题，电路为一个电流模结构，运放采用二级OTA，电路上电过程运放两个输入不同步，导致了BGR输出有一个大的过冲，不知道是为什么，以及如何解决，特此求教

自由的路飞 · 发表于 2023-5-30 10:25:11

本帖最后由自由的路飞于 2023-5-30 10:27 编辑

你这个相位裕度多少？

自由的路飞 · 发表于 2023-5-30 10:26:28

你这个电路的宽长比设计也不合理说明你拉扎维前几章没看懂

moonwpf · 发表于 2023-5-30 10:40:30

有点过冲是正常的

zhuL · 发表于 2023-5-30 12:56:54

自由的路飞发表于 2023-5-30 10:25
你这个相位裕度多少？

60左右

zhuL · 发表于 2023-5-30 12:59:34

自由的路飞发表于 2023-5-30 10:26
你这个电路的宽长比设计也不合理说明你拉扎维前几章没看懂

啥意思嘞，指运放里的倒比管？

zhuL · 发表于 2023-5-30 13:00:29

moonwpf 发表于 2023-5-30 10:40
有点过冲是正常的

有点大了

自由的路飞 · 发表于 2023-5-30 14:06:49

zhuL 发表于 2023-5-30 12:59
啥意思嘞，指运放里的倒比管？

你把M32的宽长比设置成1：10试试看看还有没有过冲

zhuL · 发表于 2023-5-30 14:15:11

自由的路飞发表于 2023-5-30 14:06
你把M32的宽长比设置成1：10试试看看还有没有过冲

跟启动电路应该没关系，去掉启动电路波形是一样的

巴浦洛夫 · 发表于 2023-5-30 15:16:09

两种解决方法可以尝试，1）在M32漏端串一个mos diode, 但要注意串完以后的简并点问题；2）在M2 gate端加大的mos电容。

[原创] 带隙基准上电问题