在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: moori

[求助] 请教下关于SAR输入输出的问题

[复制链接]
 楼主| 发表于 2023-5-30 09:53:06 | 显示全部楼层


Nagisama123 发表于 2023-5-30 09:25
感觉是Vref有问题,到最后两条线趋势是对的,但是1个lsb也没办法合拢到一起,说明开始的时候,采样端的电压 ...


第一个周期电压下降的值会比计算的小一些,而且我这个也发生了共模偏移,共模是543mv左右,小了7mv,不知道是不是共模偏移引起的
 楼主| 发表于 2023-5-30 09:54:22 | 显示全部楼层


icdane 发表于 2023-5-30 03:18
调整你的lsb看看...或者你的full range vref


请教下lsb怎么调呀,full range vref就是vref电压吗
发表于 2023-5-30 11:39:16 | 显示全部楼层
你好,能否在第一张图上加上输入信号的图像,并且跑完一个完整周期。这个目的是确定到底是offset还是gain error。
然后能否再展示一下第二张图做差值的情况,因为如果是gain error的话,大概率是时钟馈通跟沟道注入的影响(如果你的电容阵列没错的话),debug的话我还是更关注它俩的差值。(这里排除了reference buffer的考虑,因为你上面说了,你vref用的是vdd)
帮顶,以上是个人的一点拙见。这里有点小问题,没太看懂第一张图是怎么plot 出来的,怎么感觉像是一会儿给了输出的数字码一会儿给了输出数字码的取反。
 楼主| 发表于 2023-5-30 12:36:15 | 显示全部楼层


hsly 发表于 2023-5-30 11:39
你好,能否在第一张图上加上输入信号的图像,并且跑完一个完整周期。这个目的是确定到底是offset还是gain e ...


谢谢您的回答,第一张图是我最后通过理想dac输出的波形图,输入信号频率为奈奎斯特频率。关于您说的一些图片我放在下面了

采样在大于1.075v以上时出现削顶

采样在大于1.075v以上时出现削顶
44.jpg

以550mv为共模时,两边建立的差值

以550mv为共模时,两边建立的差值
发表于 2023-5-30 14:52:09 | 显示全部楼层


moori 发表于 2023-5-30 12:36
谢谢您的回答,第一张图是我最后通过理想dac输出的波形图,输入信号频率为奈奎斯特频率。关于您说的一些 ...


分享一下我的思路,不见得对,但希望能给你一点帮助。
我觉得应该类似于gain error,我觉得你可以关注一下电荷注入和时钟馈通(一方面是开关电容阵列的,一方面是比较器的),然后如果单电容选的比较小的话,CDAC电容阵列的寄生电容比较大的话,貌似也会贡献比较大的gain error。然后就是reference buffer,这里你vref给的理想源貌似不需要考虑。
 楼主| 发表于 2023-5-30 15:23:43 | 显示全部楼层


hsly 发表于 2023-5-30 14:52
分享一下我的思路,不见得对,但希望能给你一点帮助。
我觉得应该类似于gain error,我觉得你可以关注一 ...


谢谢老哥,我去研究研究
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:04 , Processed in 0.019017 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表