在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7746|回复: 25

[讨论] Calibre提取寄生电容C的问题

[复制链接]
发表于 2023-5-25 10:00:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近使用SMIC SOI工艺在设计射频开关,后仿发现插损相比原理图变差了很多,从calibre提取的寄生参数来看,主要是由于开关MOS管源漏金属的寄生电容C很大所导致的。

我用的是C+CC模式,仔细看了一圈,我发现寄生电容C的另外一端都是连到一个叫做 0 的网络,如下图所示,不同网络之间的寄生电容互连导致开关插损变得很大。
问题在于SOI晶圆底层的衬底Si不应该是高阻态吗,软件直接将两个网络的寄生电容互连,这样仿真的结果准确吗?(用了其他几个SOI工艺,好像calibre都是按这种方式提取的),想听听大伙对于这个问题的高见。

                               
登录/注册后可看大图

发表于 2023-5-25 11:11:29 | 显示全部楼层
很有意义的问题,蹲解答。
发表于 2023-5-25 13:19:33 | 显示全部楼层
可以在PEX options里面Netlist->Format->Ground node name设置你的衬底名称试试
发表于 2023-5-25 13:43:27 | 显示全部楼层
同问
发表于 2023-5-25 14:02:03 | 显示全部楼层
你可以抽RCC试试呢,这样substrate的高阻态可以抽出来,否则substrate都会short在一起
 楼主| 发表于 2023-5-25 16:11:17 | 显示全部楼层


随风飘荡 发表于 2023-5-25 13:19
可以在PEX options里面Netlist->Format->Ground node name设置你的衬底名称试试


这个操作我们也试过,无非是将网络0改成其他名字,这个寄生电容的互连是不会变的
 楼主| 发表于 2023-5-25 16:13:03 | 显示全部楼层


pandaroy 发表于 2023-5-25 14:02
你可以抽RCC试试呢,这样substrate的高阻态可以抽出来,否则substrate都会short在一起 ...


我试试,但是calibre是不能提SOI工艺衬底的电阻的吧
 楼主| 发表于 2023-5-26 08:45:26 | 显示全部楼层
顶一下,求大佬解答
发表于 2023-5-26 09:08:07 | 显示全部楼层


选手实力非凡 发表于 2023-5-25 16:13
我试试,但是calibre是不能提SOI工艺衬底的电阻的吧


这个要看fab的tech file支不支持,如果不能抽,那就默认是short在一起的
发表于 2023-5-26 17:14:18 | 显示全部楼层
这个寄生实际不存在,应该用衬底阻抗网络(RC并联)取代图中net1和net2之间的寄生。
我认为产生这类问题的原因是寄生抽取工具不完全适用于特种工艺(高阻SOI)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 22:21 , Processed in 0.025029 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表