栅压自居开关保持阶段，输出电压下降是由什么因素引起的呢

yqiyuan · 发表于 2023-5-17 20:28:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用的一个常规的栅压自举开关，输入信号100k，采样频率10M，在开关关断的边沿，Vout会下降一个比较大的电压值。上面青色的波形是开关管的栅压，一直没弄明白，在开关管的栅压从高降到低的时候，输出电压Vout会下降。我想的几个因素：开关管关断产生的电荷注入效应影响负载电容上的电荷；开关管栅压降低时由于时钟馈通效应，通过Cgs耦合到Vout上；开关管栅压降低但还没完全关断时，开关管的Vgs变小导致其阻抗变大，进而Vin传递到Vout的值在这段时间内也发生变化；开关管栅源电压很小时，可能还存在亚阈值漏电流。请问要提高开关的性能，有哪些方向可以去做呢？

登录/注册后可看大图

yqiyuan · 发表于 2023-5-17 20:30:06

后来我去看了朱樟明老师的书，

登录/注册后可看大图

，

登录/注册后可看大图

，但不是很懂他这个改进的原理是什么。

icdane · 发表于 2023-5-18 22:29:20

理论上Vg会被抬高Vdd，所以他将Vb也抬高这么多，这样消除一些衬底效应

模拟巨白zff · 发表于 2023-6-15 20:01:39

蹲一个答案

LIRUOYU · 发表于 2023-11-8 16:59:05

楼主解决了吗，我也是有一个电压下降

58023dhj · 发表于 2024-5-8 14:11:35

请问楼主解决了吗，我也遇到了相同的问题

Joyee_Hu · 发表于 2024-8-6 11:18:57

蹲怎么改进，困扰很久了这个

yangleiqiang · 发表于 2024-8-6 12:13:25

漏洞

高一凡 · 发表于 2024-12-7 16:37:08

VOUT接的电容另一个极板先采样不就好了嘛，这样前面关的时候也不care了

[求助] 栅压自居开关保持阶段，输出电压下降是由什么因素引起的呢

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1