设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 50MSPS ASYNC SAR ADC COMPARATOR DESIGN
返回列表 发新帖
查看: 1337|回复: 7

[求助] 50MSPS ASYNC SAR ADC COMPARATOR DESIGN

[复制链接]
百里酚蓝
发表于 2023-5-10 22:54:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
想问问大家50MSPS 10bit SAR ADC 比较器应该怎么设计。
最后一位出错，debug发现最后1bit时，比较器输入已经vin>0但是，到了double tail输入这里还是反向的，导致最后结果不对，这里尝试了增加preamp的电流提高速度，但是没什么用。单独检查过比较器100uV输入时候，能够正确输出。
回复

举报

百里酚蓝
 楼主| 发表于 2023-5-10 22:55:53 | 显示全部楼层

比较器单仿看了metastability的问题，100uV的时候可以成功比较。

这里尝试过增大preamp电流或者增加latch clk的延时，但是这个问题还是没能解决。延时加的太大，就比不完了，所以感觉调起来很复杂，没有系统的办法。
希望大佬能给一个好的方法。

微信图片_20230510225538.png
回复 支持 反对

举报

百里酚蓝
 楼主| 发表于 2023-5-10 22:57:00 | 显示全部楼层
ADC输入vip=1.2m,vin=-1.2m,vcm=600m的时候
微信图片_20230510225524.png
微信图片_20230510225501.png
微信图片_20230510225517.png
回复 支持 反对

举报

YZX408
发表于 2023-5-10 23:43:32 | 显示全部楼层
你看一下复位态复位充分不
回复 支持 反对

举报

Nagisama123
发表于 2023-5-11 09:58:47 | 显示全部楼层
100uv输入没问题，说明比较器的精度是没问题的
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

Nagisama123
发表于 2023-5-11 10:02:15 | 显示全部楼层
100uv的输入没问题，说明比较器的精度是没问题的。加preamp的电流没作用，说明和SR和RC无关。但是只有最后一位出错，很明显那就是Tdelay太长了，可以看看复位和CDAC的建立时间够不够
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

百里酚蓝
 楼主| 发表于 2023-5-11 21:27:57 来自手机 | 显示全部楼层


YZX408 发表于 2023-5-10 23:43
你看一下复位态复位充分不


一般preamp有必要用mos复位吗
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

百里酚蓝
 楼主| 发表于 2023-5-11 21:30:03 来自手机 | 显示全部楼层


Nagisama123 发表于 2023-5-11 10:02
100uv的输入没问题，说明比较器的精度是没问题的。加preamp的电流没作用，说明和SR和RC无关。但是只有最后 ...


减小复位时间，增大doubletail第一级复位pmos尺寸和第二级输入查分对尺寸可以吗？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-27 09:25 , Processed in 0.020100 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表