LDO输出电压对相位裕度的影响

小磊IC · 发表于 2023-5-9 17:03:07

仿真LDO时发现一个问题，如果我通过调整反馈电阻把输出电压降低，但是保证反馈电阻支路电流不变，发现LDO的相位裕度变差了，这是为什么，想不通，支路电流没有变化，而且DC仿真后功率管的跨导gm变大了一点点（0.01m），为什么相位裕度会变差呢？求大神讲解

sprlove · 发表于 2023-5-9 17:25:24

1.MOS miller补偿电源两端电压变了,导致补偿变化；
2.输出电阻阻值变了，输出级增益变了，miller补偿效果变化，导致相位裕度变化；

小磊IC · 发表于 2023-5-9 18:33:59

sprlove 发表于 2023-5-9 17:25
1.MOS miller补偿电源两端电压变了,导致补偿变化；
2.输出电阻阻值变了，输出级增益变了，miller补偿效果变 ...

您好，首先很感谢您的回复，我大概能明白。希望您能继续给我解释一下。第一：做miller补偿的MOS两端电压差变大了，那么等效的电容是怎么样变化的，然后怎样进一步影响的补偿，也就是miller补偿的原理。第二：输出级增益是变小了吗，是怎样影响的相位裕度的？

sprlove · 发表于 2023-5-10 09:20:54

小磊IC 发表于 2023-5-9 18:33
您好，首先很感谢您的回复，我大概能明白。希望您能继续给我解释一下。第一：做miller补偿的MOS两端电压 ...

1.你用的是PMOS管，VGS超过一定负值电容值会稳定，达不到该值容值偏小；你现在输出电压变小，显然可能存在VGS变正的趋势，所以可能导致电容变小；这样会导致主次极点均升高；

2.输出级增益变低，miller补偿倍增效应变低，假设你的功率管gate端是主极点，那么主极点升高，次级点不变，单位增益带宽变大，导致第三极点靠近单位增益点，相位裕度也会降低；