悬赏求助！run PEX后器件重叠 无法解决，大牛们来救救孩子

wjxup777

请教一下大家，我跑完PEX后，到了Calibre View这个界面之后 设置如下图，然后得到的器件Drain Source等等会重叠导致有了连接关系，尝试过把Calibre View界面里Magnify Instance By 这个选项调节为 m小于1的值，但是得到的结果只有一条直线，没有任何器件，后续尝试过不同的 Device Placement均为一条直线 没有器件。
看过论坛许多帖子发现基本重叠后调节Magnify 小于1就可以解决 ，但是不知道我这个是什么情况，一周了实在没有解决办法，希望有类似经验的大牛们能帮忙瞧瞧，感激不尽！
PS：选择的提取类型是Gatelevel  R+C+CC

lemon乐飞

你是不是抽取的gate level

wjxup777

lemon乐飞 发表于 2023-4-27 08:53
你是不是抽取的gate level

是的 我试过transistor level 只要m>1的话 出来的calibre就是一条直线  

wjxup777

有没有遇到这个问题的大神帮忙解答一下疑惑 感激不尽

lemon乐飞

wjxup777 发表于 2023-4-27 09:21
是的 我试过transistor level 只要m>1的话 出来的calibre就是一条直线

选择transistor level, Device Placements选择layout location，如果选择Arrayed，它是自动排列，如果你要后仿不影响，如果你要看寄生信息，直接看抽出来的网表不就好了

wjxup777

lemon乐飞 发表于 2023-5-5 10:27
选择transistor level, Device Placements选择layout location，如果选择Arrayed，它是自动排列，如果你 ...

感谢回复！ 我主要是想提出来给电路去跑后仿，但是不知道这样出来的calibre文件器件重叠是否会影响后仿结果所以按你的建议就是选择transistor level 然后选择layout location 然后就可以跑后仿是吗

lemon乐飞

wjxup777 发表于 2023-5-5 16:56
感谢回复！ 我主要是想提出来给电路去跑后仿，但是不知道这样出来的calibre文件器件重叠是否会影响后仿结 ...

一般选择transistor level，Device Placements选择arrayed, 是不会重叠的，后仿真也不影响；重叠是因为你选择了gate level

wjxup777

lemon乐飞 发表于 2023-5-5 17:55
一般选择transistor level，Device Placements选择arrayed, 是不会重叠的，后仿真也不影响；重叠是因为你 ...

还是会重叠 基本所有的情况我都试过了 但是仍是这样 不清楚是什么原因 这样子可以去后仿吗

esbwong

try: Magnify instances by 0.1 instead of 1???

wjxup777

esbwong 发表于 2023-5-9 10:50
try: Magnify instances by 0.1 instead of 1???

不知道为啥 Magnify instance by 只要<1 出来的calibre就是一条直线 没有任何器件 这才是我最困惑的点 不然按理来说 只要<1 器件距离就可以被拉开