东部工艺1860bd18bd io的画法

Andyou · 发表于 2023-4-21 17:57:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求助东部工艺用elpnp_var1p做esd管子时怎样围他的ring

jiangnaner · 发表于 2023-4-21 18:11:18

不懂帮顶

Andyou · 发表于 2023-4-22 10:38:56

有大佬对东部工艺有深入了解的吗求讲解

powerboy711 · 发表于 2023-4-23 09:12:02

器件自带ring，不用围其他的，需要注意与其他器件间距比较大，要满足esd及lup规则

Andyou · 发表于 2023-4-24 09:10:56

powerboy711 发表于 2023-4-23 09:12
器件自带ring，不用围其他的，需要注意与其他器件间距比较大，要满足esd及lup规则 ...

谢谢

Andyou · 发表于 2023-4-25 09:29:38

Andyou 发表于 2023-4-24 09:10
谢谢

你好，今天我看了一下pdk里的工艺剖面图，他的ring和管子类型是有关连的如果前缀加上iso 就需要围带有NBL的ring了之前做过bcd的工艺一直都是围这样的ring 所以很不理解为什么这里的管子不需要nbl的ring。

powerboy711 · 发表于 2023-4-25 10:27:25

本帖最后由 powerboy711 于 2023-4-25 10:29 编辑

Andyou 发表于 2023-4-25 09:29
你好，今天我看了一下pdk里的工艺剖面图，他的ring和管子类型是有关连的如果前缀加上iso 就需要围带有N ...

其他的管子带ISO，是全隔离结构；这个是PNP，隔离是它基极，eb短接到PIN,C极接GND；在它的外面也可以再做ring环，“是环形的”，只是保护作用不能把它完全隔离，所以拉开间距就可以了，另外nbl并不是ring，他是整块的，在器件下面，看到的ring是阱环

Andyou · 发表于 2023-4-25 15:50:32

powerboy711 发表于 2023-4-25 10:27
其他的管子带ISO，是全隔离结构；这个是PNP，隔离是它基极，eb短接到PIN,C极接GND；在它的外面也可以再做r ...

图1中蓝色的path是nbl层图2是pdk里的图片 nbl好像是可以这样包的不过我还是觉得很奇怪我觉得你说的很有道理只是我知识面比较少有些不能理解想请教下如何才能更好的围ring drc文件要求和pad 接的diff 必须要有pring 和nring 两圈ring 这个三极管的be接一起接pad 所以在drc判定上需要在围一圈nring 和pring

powerboy711 · 发表于 2023-4-25 18:02:22

本帖最后由 powerboy711 于 2023-4-25 18:11 编辑

Andyou 发表于 2023-4-25 15:50
图1中蓝色的path是nbl层图2是pdk里的图片 nbl好像是可以这样包的不过我还是觉得很奇怪我觉得你说 ...

的确，在drc rule里有LUP 要求lside 和接I/O N+,NWELL,HVNWEL需要加两个保护环，一个N型接VDD,另一个P型接GND. 但是加环后你跑DRC的时候会发现，接VDD的环和lside 或者接I/O 的N+也是有很大距离要求的，同时NBL画成环形也存在drc问题，如果芯片面积不是主要考虑的因素，完全可以加两个环来保护，效果会更好。如果面积受限可以单纯拉开lside 或者接I/O 的N+与其他N型的距离，也是可以过LUP测试的。

其次，你图中外面的蓝色如果是nbl环的话，看起来宽度挺窄的，nbl应该有最小宽度限制，NBL需要通过nwell或者hvnwell及N+才能接metal

再者，你图中两个esd是接一个PIN的么？如果不是是不允许共N环的，如果是，两个esd为什么没有合一起做个大的呢

xiaoyunbaixue · 发表于 2023-4-25 19:04:48

不用额外加环，这个管子本来就是现成的ESD结构，调出来直接用就行。

[求助] 东部工艺1860bd18bd io的画法

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2