Adit 可否直接跑 verilog rtl ?

andy2000a

Adit 可否直接跑 verilog rtl  ?  

有个小Verilog interface 需跟 analog 一起仿真 , 如 sara adc .

想说把sar logic 用 rtl  code .  那adit 要如何设定spice top 下 call sar_logic 电路 Verilog code  ?

Verilog-D  notverilogA ..

早期evercad 版adit 记得有这方面能力 .

A2d , d2a 那要如何宣告 两边介面 电压?  再来bus , verilogD 是 bus 但 spice 是一个个 节点  . 两边如何对应起来

adit -v hspice  -i xx.sp  -h xx.v  ??

thank you