本科毕设遇到问题求助

acdc11 · 发表于 2023-4-20 21:18:39

您需要登录才可以下载或查看，没有账号？注册

x

一个全加器电路，不知道为什么LVS里面全是子电路，还有这个VDD的问题想向大家求助！！！

lpl_bys · 发表于 2023-4-20 21:29:02

一般不看底下这个吧，我是主要看左边框里的报错信息

fengrlove · 发表于 2023-4-20 21:43:49

nwell为嘛要把nmos都包上？

lodestar6666 · 发表于 2023-4-20 22:09:19

DRC过了才能做LVS。
你现在这个衬底连接有问题。不应该把NMOS管用NWELL围起来。

acdc11 · 发表于 2023-4-20 22:40:42

还有一些问题各位在看看

acdc11 · 发表于 2023-4-20 22:53:28

其实我还想知道这里面衬底怎么接的

dddogda · 发表于 2023-4-21 00:53:16

acdc11 发表于 2023-4-20 22:40
还有一些问题各位在看看

LVS有四个port错误，猜测标签层没打对，检查一下是否正确（看你display风格应该用的smic工艺，M1标签用的是Mntxt mental1，依次类推）。而且从你图中来看，打标签的中心并没有在金属线上。

dddogda · 发表于 2023-4-21 00:57:45

acdc11 发表于 2023-4-20 22:53
其实我还想知道这里面衬底怎么接的

衬底就是你的阱，不是N阱的地方你可以暂时理解为P阱，阱是通过衬底接触接上来的，就是你图中上面那一条和下面那一条，N阱用N+衬底接触，不是N阱的地方（P阱）用P+衬底接触。你的衬底应该是正确的，把标签打好就好了。

pretty_hh · 发表于 2023-4-21 08:41:21

acdc11 发表于 2023-4-20 22:40
还有一些问题各位在看看

pin C接的那个Nmos貌似没有接好，少打个VIA

HDZ980104 · 发表于 2023-4-21 08:57:44

这个图感觉画得有点草率

[求助] 本科毕设遇到问题求助