在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1695|回复: 5

[原创] liberate 生成lib时index和capacitance出现异常

[复制链接]
发表于 2023-4-20 11:25:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在用Cadence liberate抽取IO lib时, 发现PAD pin的capacitance比仿真出来的大很多, 而且对应的index_2的值不是在template和define_index里面定义, 如下图实际的lib所示

                               
登录/注册后可看大图



designer确认capacitance大概在0.7左右, 同时我在define_template和define_index里面定义的index_2是0.015 0.005 0.15 0.3 0.6
不知道有没有了解这种问题的
发表于 2023-4-21 14:09:43 | 显示全部楼层
求用Cadence liberate抽取lib方法
 楼主| 发表于 2023-5-6 15:22:32 | 显示全部楼层


消失的迷幻 发表于 2023-4-21 14:09
求用Cadence liberate抽取lib方法


公司的拿不出来啊
发表于 2023-8-8 17:14:25 | 显示全部楼层


六山小子 发表于 2023-5-6 15:22
公司的拿不出来啊


我有个疑惑,我是利用软件自带的示例去做的,但是导入工艺库怎么会报语法错误呢?
发表于 2024-4-19 10:10:47 | 显示全部楼层
我也遇到了,请问现在解决了吗?
发表于 2024-5-5 12:07:43 | 显示全部楼层
可能是因为lib计算pincap的方式和仿真用的方法不一样,通常仿真用的都是交流求虚部的方法,但lib用的是tran。当然,和设置关系也很大,只能具体问题具体分析了。
广告: 接模拟IP/IO k库外包,速度快,准确度高
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 04:32 , Processed in 0.034786 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表