DFT RTL flow和netlist flow分别有啥优缺点？做项目的时候怎么选择

Kingwhale

如题，请教各位大佬在做项目的时候如何选择flow？

dmf336

每个芯片都不相同啊，不可能类似

莫名晴天

对dft插入的阶段不同，rtl 流程是在rtl的时候就插入dft，也就是对前端写完的verilog代码去插入dft。
netlist flow则是对综合完的门级网表去插入dft
我目前见过的大多数都是netlist flow，也听过rtl flow但是没有见过。
也请大佬讲讲俩个的优劣。

chengtwa

两种flow都做过，提供一些个人的意见，如果有错误，麻烦大佬补充
这两种做法各有优劣。
rtl flow的话可以在综合的时候进行比较好的timing优化，对于有一些timing要求比较高的设计有很大作用，但是类似于edt结构的channel/short chain选择有点麻烦。如果选择少了会需要返工重新综合；
netlist flow的话就是与rtl_flow相反

quanqiutong

rtl flow不行，只是检查下是否有设计问题。很多东西rtl中都没有，register的scan enable，clock gating等，这些只有netlist中才有

Kingwhale

chengtwa 发表于 2023-4-20 21:42
两种flow都做过，提供一些个人的意见，如果有错误，麻烦大佬补充
这两种做法各有优劣。
rtl flow的话可以在 ...

你说的timing应该是DFT 设计的timing，这方面RTL和netlist不会有啥差别吧？

chengtwa

Kingwhale 发表于 2023-6-15 14:28
你说的timing应该是DFT 设计的timing，这方面RTL和netlist不会有啥差别吧？

netlist flow中插入的dft logic一般都是dft owner这边来综合，这个时候使用的优化力度可能相较于综合工程师进行综合时的程度可能会有一些差异。这个时候就会导致类似MBIST相关的逻辑优化力度不够以至于timing closure时可能会有问题，当然如果两次综合都是专人进行的话，那其实就没什么优化力度的差距了，但是这样的话为什么不直接使用RTL flow呢？

rvisk

假设综合都是在Design Compiler，

那么走netlist flow，是因为DFT Tool 是tessent？

如果DFT Tool 是DFT Compiler，是不是一定就走RTL Flow了，明

Kingwhale

chengtwa 发表于 2023-6-15 21:36
netlist flow中插入的dft logic一般都是dft owner这边来综合，这个时候使用的优化力度可能相较于综合工程 ...

综合工具的优化程度主要取决于sdc吧，就算是专门综合的人去综合还是需要dft 工程师提供sdc，dft工程师自己做综合和专人做综合用的sdc都一样的话，结果有啥差异呢？如果想要在同样sdc的基础上继续得到额外的margin的话也可以在sdc里面过约来实现，为什么dft综合的就会导致返工呢？

sjtusonic

跟RTL关系紧密或rtl阶段已经ready的东西，clk，rst，OCC，mbist，等等，适合走RTL flow。
跟NL关系紧密的，scan chain，ICG，等等，适合走netlist flow。