DAC中运放设计

Hazzy · 发表于 2023-4-17 21:23:36

您需要登录才可以下载或查看，没有账号？注册

x

课题需要一个0到1.2V的阶梯变化的DAC，我用理想运放得到的结果是正确的，但是我自己设计的两级运放，带进去得到的输出结果非常不理想，电压从46mV到122mV，有没有大佬知道需要一个怎样的运放啊，比如增益，共模输入范围什么的？

ericking0 · 发表于 2023-4-18 08:32:19

呃，你这样问没人能回答你的；
什么结构的DAC？current steering？R2R？......
哪个位置的运放？

Hazzy · 发表于 2023-4-18 09:34:39

ericking0 发表于 2023-4-18 08:32
呃，你这样问没人能回答你的；
什么结构的DAC？current steering？R2R？......
哪个位置的运放？ ...

你好，我仿照这个搭建的一个8bit的倒T型DAC，我的开关模拟开关测试时没什么问题的，但是不知道这里的运放该如何设计

[求助] DAC中运放设计