关于sigma_delta DAC中四位重构DAC的SNR问题？

liujm1998

最近在学习这篇DAC的文章，对于文章中这一部分不是很理解？
如图片中，前端数字调制器输出SNR还有135dB，而经过4位DCT—DAC后，只有95dB。
而且我在matlab里对调制器进行建模，并把四位输出以时间序列形式导入cadance里，在matlab里的PSD分析也有140dB。
我在cadance里用理想模型搭建了4位DAC，仿真后的输出也只有不到90dB，和文献中的情况也相似，但不清楚SNR下降这么多的原因是啥？
求大佬解答一下，因为全用的理想器件，实在不清楚SNR的损失在哪。

liujm1998

voutp是(2X(n)/15 - 1) * vcm  voutn是 - (2X(n)/15 - 1) * vcm
Cs是1.5pF Ch是200fF
这个DAC的Z域传输函数是 (1-k)/(z-k) k是2/17
15个输入码是温度计码，SNR和matlab里的仿真结果相近。

ericking0

我觉得他的95dB应该指的是噪底；
你的噪声问题，我有点怀疑是你sample的点的问题或者是仿真器的精度问题；
另外你有比对过不从out那里反馈回来的结构吗？

IC_Li

ericking0 发表于 2023-4-18 08:49
我觉得他的95dB应该指的是噪底；
你的噪声问题，我有点怀疑是你sample的点的问题或者是仿真器的精度问题；
...

你好，我是楼主。仿真器的中等精度和最差精度我都试过，结果是一样的。

LOUT是滤波之后的，模拟滤波器的影响基本没有。
我还没有试过您说的那种形式，但我把里面的关键信号拉出来计算过，（Voup-Voutn）的值与理论值相差有几百uV，不知道是不是这里有影响，如果是那是怎么产生的。

ericking0

IC_Li 发表于 2023-4-18 09:37
你好，我是楼主。仿真器的中等精度和最差精度我都试过，结果是一样的。

LOUT是滤波之后的，模拟滤波器的 ...

你的566.7us那个地方，已经settling稳定了的吧？

liujm1998

ericking0 发表于 2023-4-18 13:50
你的566.7us那个地方，已经settling稳定了的吧？

我的输入信号是5250Hz,566.7us是稳定的，而且电容、开管和差分放大器都是理想的，时钟也是非交叠的。

liujm1998

我看到好多资料里不管是DAC还是ADC，只要经过模拟电路部分后，输出的PSD中噪底基本会在低频位置是平的，而不是那种斜的，这是与放大器带宽有关吗？
还有这个噪底大小具体可能和什么有关？ 求大牛给点指导。

ericking0

liujm1998 发表于 2023-4-18 15:52
我看到好多资料里不管是DAC还是ADC，只要经过模拟电路部分后，输出的PSD中噪底基本会在低频位置是平的，而 ...

积分器DC处无限增益隐藏的前提是，积分器OTA的增益无限；

ericking0

liujm1998 发表于 2023-4-18 15:40
我的输入信号是5250Hz,566.7us是稳定的，而且电容、开管和差分放大器都是理想的，时钟也是非交叠的。 ...

rin是什么鬼？

liujm1998

ericking0 发表于 2023-4-18 16:23
rin是什么鬼？

差分放大器的输入电阻，他的行为描述是这样的。