在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2172|回复: 3

[求助] 关于驱动能力强弱的优化与修改

[复制链接]
发表于 2023-4-14 11:00:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
在仿真过程中,输出波形的驱动能力如果没有特别SPEC要求的话,观察不出明显差异;


但是在版图中,有些走线会相当长,所以会想到在走线中添加buffer来增加驱动能力,不过问题是增加buffer的尺寸与数量取多少比较合适?这个有相关参考不?

还有就是单独模块输出负载的问题,比如BG模块,应该如何判断BG输出能抗住多大的负载?
发表于 2023-4-14 11:17:08 | 显示全部楼层
仿真啊
回复 支持 反对

使用道具 举报

发表于 2023-4-14 11:22:35 | 显示全部楼层
1、buffer增加驱动大小跟工艺相关,RC寄生会随工艺和走线宽度,走线距离变化,多少合适的话,只能每个工艺仿一次才能拿准。
比如:先统一制定好,长走线用M4,1um宽度,取300um长度抽出寄生,带入电路仿真,上升下降沿和delay能变化多少,对应插入buffer能优化多少,这样做一遍基本就能拿捏住了
2、BG输出能加多大负载,对应电路直接加负载仿真就好了,环路稳定性和工作点会随负载变化,再评估版图具体引入多大的负载,也能有对应的经验了
回复 支持 1 反对 0

使用道具 举报

 楼主| 发表于 2023-4-14 15:08:42 | 显示全部楼层


   
gtfei 发表于 2023-4-14 11:22
1、buffer增加驱动大小跟工艺相关,RC寄生会随工艺和走线宽度,走线距离变化,多少合适的话,只能每个工艺 ...


好的,多谢解答;
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 15:45 , Processed in 0.012880 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表