FPGA小白问题

fxkic · 发表于 2023-4-13 11:31:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

FGPA是Xilinx Spartan 6 S602，EDA是ISE，按照教程想试一试开发板能不能用，写了一个buffer，将data_i data_o，ucf文件分配到两个引脚上，但是用带PWM的逻辑分析仪接上引脚，没有信号。然后看Pinout Report ucf文件中约束的引脚显示unused的，这个情况是哪里出错了吗？

登录/注册后可看大图

zx7504081 · 发表于 2023-4-13 15:45:21

试试将data约束到别的管脚呢。我看了下这两个IO貌似是时钟专用管脚，带有GCLK字样

[求助] FPGA小白问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2