在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1350|回复: 1

[求助] FPGA小白问题

[复制链接]
发表于 2023-4-13 11:31:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FGPA是Xilinx Spartan 6 S602,EDA是ISE,按照教程想试一试开发板能不能用,写了一个buffer,将data_i data_o,ucf文件分配到两个引脚上,但是用带PWM的逻辑分析仪接上引脚,没有信号。然后看Pinout Report ucf文件中约束的引脚显示unused的,这个情况是哪里出错了吗?

                               
登录/注册后可看大图

                               
登录/注册后可看大图

                               
登录/注册后可看大图

发表于 2023-4-13 15:45:21 | 显示全部楼层
试试将data约束到别的管脚呢。我看了下这两个IO貌似是时钟专用管脚,带有GCLK字样
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 23:23 , Processed in 0.018067 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表