RDAC的DNL与INL后仿性能较差

Cx_1221

各位伙伴，麻烦帮忙一起解决看一下！设计了一个9bit的RDAC，使用了纯电阻设计，电路简单！  分辨率大概0.32℃/code，高4bit hot code, 低5bit binary code，
低五位的MOS开关数与线性度的折中。前仿DNL与INL都在0.5个LSB左右，但是后仿的时候，在低bit往高bit跳变的时候发现DNL突然变大，即从000,001,111跳变到000,010,000时，DNL增加至1个LSB，INL突然大幅下降。后仿分析发现是寄生电阻过大导致的，但是经过估算对于DNL、INL有影响的寄生电阻都是在接受范围之内的。每条支路的电压以及电流的变化后仿也没有问题，请大家帮忙看看是什么问题导致的，非常感谢！

低bit电路

前仿DNL、INL

后仿（RC）DNL、INL

影响线性度的主要连线的电压变化

连线电压

RDAC的输出异常点

Cx_1221

对于一些重要的的连线需要额外注意layout出PIN的位置，RDAC的线性度不满足要求的原因就是因为IDAC出PIN的位置离电阻较远，靠近开关MOS的源极，因此BG灌入电流时，需要经过一小段金属连线再到电阻，而金属连线宽度较小并且长度较长，会有比较大的寄生阻抗，导致VDAC的输出会与实际相差较大，影响RDAC的线性度

MNJR

图上标注的1ohm是一个 LSB 1欧姆的意思吗

Cx_1221

MNJR 发表于 2023-4-13 09:29
图上标注的1ohm是一个 LSB 1欧姆的意思吗

不是的，一个LSB是(10uA*2K)/32，那个0.1欧姆是我leader标记的连线阻抗要小于1，但是基本不可能，Metal方块电阻都在0.5欧姆了，根据我的验证连线电阻不超过10欧姆都可以满足要求

cscs0120

想问一下你是怎么仿真DNL和INL的，能看看公式或者教程吗

Cx_1221

cscs0120 发表于 2023-4-13 11:48
想问一下你是怎么仿真DNL和INL的，能看看公式或者教程吗

DNL设置说明

DNL设置示例

我的DNL的设置，INL类似

RDAC的输出是VDAC，先仿真DC，得出VDAC的数值，然后在calculator的公式里面找到DNL、INL，设置如上;我也不知道是否通用，我的DNL、INL是这样仿真的，仅供参考

cscs0120

Cx_1221 发表于 2023-4-13 13:54
RDAC的输出是VDAC，先仿真DC，得出VDAC的数值，然后在calculator的公式里面找到DNL、INL，设置如上;我 ...

我最近也是在用这个公式仿真，但对里面的参数还不太理解，我是这样设置的：

仿出来的结果感觉很奇怪：

Cx_1221

cscs0120 发表于 2023-4-13 14:02
我最近也是在用这个公式仿真，但对里面的参数还不太理解，我是这样设置的：

仿出来的结果感觉很奇怪：

我也不是很懂，你仿真步数弄大一点，阈值改为0，no of samples设置为nil，试一试？

cscs0120

Cx_1221 发表于 2023-4-13 14:21
我也不是很懂，你仿真步数弄大一点，阈值改为0，no of samples设置为nil，试一试？ ...

好的，谢谢

Cx_1221

解决了，是layout的一个出PIN的问题