在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1156|回复: 6

[求助] DC前端综合芯片PAD类型约束

[复制链接]
发表于 2023-4-11 12:11:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小白想请教一下大佬,关于芯片Pad IO的约束,我的PAD是inout类型的端口,那应该如何进行约束呢?
input_delay和output_delay 应该都加上吗? 一般加多少?
发表于 2023-4-11 14:23:52 | 显示全部楼层
一般都加上吧,我这边加的是6ns,你可以参考一下
 楼主| 发表于 2023-4-11 15:05:05 | 显示全部楼层


jdk 发表于 2023-4-11 14:23
一般都加上吧,我这边加的是6ns,你可以参考一下


好的,谢谢
发表于 2023-4-17 14:27:59 | 显示全部楼层
看你实现的策略了,不加input_delay或output_delay,就约IO->REG/REG->IO的max_delay,
 楼主| 发表于 2023-4-17 14:38:09 | 显示全部楼层


huluxing123 发表于 2023-4-17 14:27
看你实现的策略了,不加input_delay或output_delay,就约IO->REG/REG->IO的max_delay,


好的,谢谢大佬
发表于 2023-4-19 16:34:17 | 显示全部楼层
一般看你约束的要求 一般约你约束时钟cycle的30% 40%都行
 楼主| 发表于 2023-4-19 18:50:24 | 显示全部楼层


教练我想学ic 发表于 2023-4-19 16:34
一般看你约束的要求 一般约你约束时钟cycle的30% 40%都行


嗯嗯,好的,谢谢您
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-15 05:47 , Processed in 0.022410 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表