设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 如果片内有理想化的高速时钟，delta-sigma modulator的 ...
返回列表 发新帖
查看: 1873|回复: 1

[求助] 如果片内有理想化的高速时钟，delta-sigma modulator的采样率可以无限制的提高吗？

[复制链接]
发表于 2023-4-8 10:44:19 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
本帖最后由 orientview 于 2023-4-8 10:54 编辑

会有什么问题呢？quantizer的速度会跟不上吗？
回复

使用道具 举报

YZX408
发表于 2023-4-8 21:00:06 | 显示全部楼层
不用想也知道无法“无限制提高”，也不仅仅是“没有理想的高速时钟“限制。最基本的限制就就在于工艺的fT了，运放的带宽不能做到fT那么高
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 23:59 , Processed in 1.246564 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表