关于我的锁相环加入小数分频以后VCO的变化，这是锁住了吗？

qinkun

整数的时候没问题，我有个问题，就是我的小数分频单独仿真的时候，因为我是20bit，我就设计clk为1ns，所以我要跑一个周期大概1ms取平均，但是我跑的时间短的时候，我取平均出来与预期的相差很多，只有整个周期跑完才能大概是我的值，我想问，我最后联合仿真是不是要跑完一个周期，关于这个最后联合仿真的周期是怎么计算的，我的ref=10Mhz，下图贴一下我最后的结果，分频比我设置22.846，所以输出=228.46M。

wpbuaa

你带宽很大么？

qinkun

   

wpbuaa 发表于 2023-4-4 13:48
你带宽很大么？

1M左右吧，这是没锁柱还是因为杂散，因为我还没加随即抖动

wpbuaa

   

qinkun 发表于 2023-4-4 15:33
1M左右吧，这是没锁柱还是因为杂散，因为我还没加随即抖动

那估计是锁定了吧， 带宽大波动就大

qinkun

   

wpbuaa 发表于 2023-4-5 12:41
那估计是锁定了吧， 带宽大波动就大

想问下大佬，随机抖动要怎么加啊 ，我看有是在输入端加的，是直接和我输入的小数分频20bit的数加吗，那应该加什么数才会是随机抖动，我有点不理解这个。

wpbuaa

   

qinkun 发表于 2023-4-5 19:04
想问下大佬，随机抖动要怎么加啊 ，我看有是在输入端加的，是直接和我输入的小数分频20bit的数加吗，那应 ...

你是说dither?

qinkun

   

wpbuaa 发表于 2023-4-5 19:07
你是说dither?

对的

qinkun

   

wpbuaa 发表于 2023-4-5 19:07
你是说dither?

我看有是在输入端加的，是直接和我输入的小数分频20bit输入加吗，MASH111，是在每一阶加，还是加在第一阶，那应该加什么数才会是随机抖动，我有点不理解这个。

kanchiam

你這是鎖住了

只是fractional N PLL的 closed loop bandwidth要非常的小
才能達到你的頻率平均值是你所需要的

qinkun

   

kanchiam 发表于 2023-4-6 09:05
你這是鎖住了

只是fractional N PLL的 closed loop bandwidth要非常的小

我把带宽降到200K，现在还是会有20-40mv的波动，我感觉这就是因为小数杂散的问题了，是不是得加那个随机抖动dither，有没有详细介绍dither怎么加的资料压呀