开关漏电流的量级？

coolwayhu · 发表于 2023-3-31 18:46:39

您需要登录才可以下载或查看，没有账号？注册

×

请教一下各位，mos管做开关的话，常规结构下一般漏电流在什么量级？如果仿真的话testbench怎么搭建呢？想降低漏电流的话，用什么方法比较好呢？

hzhou · 发表于 2023-3-31 19:06:49

这个和选择的工艺、MOS size等相关，量级上应该在pA~nA level，具体可参考foundry提供的资料；降低leakage的方法很多，包括Vt的选择、W/L设计、body bias的设置等，搜一下网上资料很多；

coolwayhu · 发表于 2023-3-31 19:17:19

hzhou 发表于 2023-3-31 19:06
这个和选择的工艺、MOS size等相关，量级上应该在pA~nA level，具体可参考foundry提供的资料；降低leakage ...

好的，谢谢！请问如果想仿真看下的话，要怎么搭建testbench呀？

hzhou · 发表于 2023-4-2 09:16:55

最简单的电路，以NMOS为例，source/gate接地，drain接vdd，跑下spice，看NMOS关断情况下的漏电即可；

coolwayhu · 发表于 2023-4-3 16:44:52

hzhou 发表于 2023-4-2 09:16
最简单的电路，以NMOS为例，source/gate接地，drain接vdd，跑下spice，看NMOS关断情况下的漏电即可； ...

好的，谢谢！

账号		自动登录	找回密码
密码			注册

[求助] 开关漏电流的量级？