Voltus生成Bump的PGV出错

happy/ed

小白提问，在做一个flip-chip芯片的后端，bump不是foundry提供的，BUMP的lef是自己写的。
在做power rail analysis时需要生成bump的PGV，根据Voltus的UG一步一步做的，但遇到了这个错误：

                               
登录/注册后可看大图

似乎是说BUMPCELL在lef中没有定义power pin。

附上自己写的BUMPCELL的lef，我感觉自己已经定义了用于Power的Port呀！
请各位指正：

                               
登录/注册后可看大图

补充：no powerpin detected 这个问题已经解决了，是因为在libgen里面定义的net名字不对，修改成POWER就好了。但现在又遇到了新的问题：
"Number of taps is zero for non-filler cell"

                               
登录/注册后可看大图

jimmyliuquan

感觉是你lef里对这个pin shape不符合他那个 manhattan shape的描述， 你可以打开一个正常的bump lef看看怎么写

happy/ed

jimmyliuquan 发表于 2023-3-24 11:46
感觉是你lef里对这个pin shape不符合他那个 manhattan shape的描述， 你可以打开一个正常的bump lef看看怎 ...

我是根据innovusUG里面的bump例子写的，您看看图，我相当于把UG里的bump等比例缩小了而已....

                               
登录/注册后可看大图

有一个问题是UG里bump只有一个叫pad的port，use是signal。我想bump也要用来供电是不是应该有use power的port，所以就设置了两个port，一个sig一个power。

happy/ed

jimmyliuquan 发表于 2023-3-24 11:46
感觉是你lef里对这个pin shape不符合他那个 manhattan shape的描述， 你可以打开一个正常的bump lef看看怎 ...

我根据innovusUG写的，只是把它的port等比例缩小了。区别是就是它只有一个port pad，use signal，但我也需要用bump供电，所以又加了use power的port，我的是port SIG和port POWER两个Port。

                               
登录/注册后可看大图

happy/ed

顶顶啊！！！

lxy1915117081

请问这个问题解决了吗

happy/ed

lxy1915117081 发表于 2023-6-12 17:33
请问这个问题解决了吗

没有呀 你呢

lxy1915117081

lxy1915117081 发表于 2023-6-12 17:33
请问这个问题解决了吗

我没有生成Bump的PGV  我只跑core 区域的 连EFUSE和PLL都没有生成， EFUSE和PLL是模拟供电 ，我只分析数字部分的就行，但是我感觉bump 是不是和filler这种cell 一样不需要生成PGV呢？ 我也是第一次用voltus

君王

bump只有分size，不分signal还是pg的；都是一样只有一个pin ：PAD；pg的一样用脚本创建连接关系就行

lxy1915117081

君王 发表于 2023-6-25 15:44
bump只有分size，不分signal还是pg的；都是一样只有一个pin ：PAD；pg的一样用脚本创建连接关系就行 ...

谢谢指教，你是说的innovus里面吧 我是小白呢 之前是做中端的，现在才开始做后端 。