在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2895|回复: 11

[求助] 请问SMIC40的CORN.1错误是什么意思?

[复制链接]
发表于 2023-3-23 13:49:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问SMIC40的CORN.1错误是什么意思?我点击这个错误,高亮在了晶体管的有源区,那请问我应该怎么修改?

1ed35d35332077e2d8bb6ec806fc954.png
下载.png
发表于 2023-3-23 14:47:28 | 显示全部楼层
这个是查chip的,需要加上sealring才行,平时可以不用管,或者把这条rule关了
 楼主| 发表于 2023-3-23 15:06:19 | 显示全部楼层


周末不上班 发表于 2023-3-23 14:47
这个是查chip的,需要加上sealring才行,平时可以不用管,或者把这条rule关了


谢谢了

再问一个SMIC工艺下版图规则问题
SMIC工艺下GT poly层必须被SN或SP包含,那我想连接两个晶体管之间的GT,应该怎么操作?
发表于 2023-3-23 15:15:53 | 显示全部楼层


调皮捣蛋 发表于 2023-3-23 15:06
谢谢了

再问一个SMIC工艺下版图规则问题


用poly互连线,analog不会出现这样!  你肯定画的是logic cell,poly sn sp 没影响,最好一半一半吧 sn sp分布均匀点!
 楼主| 发表于 2023-3-23 15:38:17 | 显示全部楼层


caiwenxiong 发表于 2023-3-23 15:15
用poly互连线,analog不会出现这样!  你肯定画的是logic cell,poly sn sp 没影响,最好一半一半吧 sn s ...



                               
登录/注册后可看大图


模拟不会这样吗?我看SMIC版图规则的GT.22没对analog做特别说明呀
发表于 2023-3-23 16:11:22 | 显示全部楼层


调皮捣蛋 发表于 2023-3-23 15:06
谢谢了

再问一个SMIC工艺下版图规则问题


SN/SP边界相接就可以了
发表于 2023-3-23 16:23:14 | 显示全部楼层
楼上正解
发表于 2023-3-23 16:53:55 | 显示全部楼层
一般poly不会走长线,如果走线长,需要打孔到金属线上,用金属线走
 楼主| 发表于 2023-3-23 17:15:53 | 显示全部楼层
本帖最后由 调皮捣蛋 于 2023-3-23 17:18 编辑


zhaoyuqiong 发表于 2023-3-23 16:53
一般poly不会走长线,如果走线长,需要打孔到金属线上,用金属线走


好的呢,请问SN/SP能自己画出来吗?还是说只能存在于晶体管的周围?

还有一个限制就是N well之间要有间隔的,没有间隔就会报错,在这种情况下怎么让SN/SP相接呢?
版图小白,多多指教
发表于 2023-3-23 17:21:06 | 显示全部楼层


调皮捣蛋 发表于 2023-3-23 17:15
好的呢,请问SN/SP能自己画出来吗?还是说只能存在于晶体管的周围?

还有一个限制就是N well之间要有间隔 ...


N well就是N阱,同一个电位下N阱可以共用,可以将两个nwell接在一起,但是电源域如果不同,nw必须要按要求分开


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 23:27 , Processed in 0.053697 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表