CTS违例修复

vedm

                               
登录/注册后可看大图

请大佬帮我看一下，这种违例怎么修改，为什么插入延迟会这么大，该怎么去修呢？
这里的插入延迟和输入延迟是由什么控制呢到哪里可以修改他们

jake

看名字应该是SPI interface。
通常会用SPI_CSn作为部分reg的reset，SPI protocol通常会保证SPI_CSn不会跟SPI_CLK重叠。
这个情况根据SPI protocol timing改一下constraint就可以过了。

voiluce

和designer 商量一下，改一下input delay

zeezee

input delay就10了，有-5.2的violation，改下就没了

xingyun666666

jake 发表于 2023-3-21 02:07
看名字应该是SPI interface。
通常会用SPI_CSn作为部分reg的reset，SPI protocol通常会保证SPI_CSn不会跟S ...

jake哥，我看这条path是in2reg，我们这里放松约束，是不是还要看到了top sta时，timing是否能收敛？
所以这个约束周期的百分之多少，是比较合理的,要跑下top sta才知道哦？因为如果让我改，不太知道改成T的百分之多少

jake

xingyun666666 发表于 2023-3-22 04:17
jake哥，我看这条path是in2reg，我们这里放松约束，是不是还要看到了top sta时，timing是否能收敛？
所以 ...

楼主贴子里的不是普通的in2reg path，是recovery violation。设计里把SPI_CSN用作RSTN。RSTN的上升沿离SCLK的active edge太近了，造成了recovery violation。
这里的SPI_CSN不必像普通的input port设置0.6*SCLK_PERIOD，0.7*SCLK_PERIOD，几个ns就足够了。主贴里SCLK 15ns network insertion delay也有大了。SPI_CSN，SCLK都是外部SPI master给的，按实际timing设约束，稍微加点skew就可以了。