设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 请教几个DRC问题
返回列表 发新帖
查看: 1104|回复: 6

[解决] 请教几个DRC问题

[复制链接]
lixuhui112
发表于 2023-3-14 15:03:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 lixuhui112 于 2023-3-17 15:47 编辑

如下图中calibredrv 跑完drc后 导入innovus 中查看的violation，出现大量的VIA1 违例，但是不明白怎么违例了，怎么去修这些drv


打开cell 的cell blockage 确实是通孔之间的距离不够，如下图可以清楚的看到












下载.png
回复

举报

freshworker
发表于 2023-3-14 15:27:12 | 显示全部楼层
应该是跑完drc吧，跑完drv是什么鬼，看rule的描述就是很简单的via to via spacing错误，rule太简单，就是表面意思，没什么解释的, 调整一下via to via的间距就行了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

suzhouwuyanzu
发表于 2023-3-14 16:52:55 | 显示全部楼层
cell内部的via和图上的via有space问题，你开gds或者cell pin/ cell obs看一下
回复 支持 反对

举报

voiluce
发表于 2023-3-14 17:18:52 | 显示全部楼层
用calibredrv 打开gds，load DRC 结果。

目测V1 用了太宽的via，用普通的via应该就好了 ~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

sunhongwei
发表于 2023-3-16 14:50:00 | 显示全部楼层
和cell 内部的pin 有drc，你把cell pin那一层打开
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

一头小毛驴
发表于 2023-3-16 15:27:57 | 显示全部楼层
可以先绕线 最后再打via1的power via
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

sunhongwei
发表于 2023-3-18 15:46:23 | 显示全部楼层
改下editpowervia 的cmd 把via hegiht变大 试试
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 01:06 , Processed in 0.028227 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表