在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1260|回复: 2

[求助] 求助,xilinx的fpga如何在一般开发板做RTL kernel加速

[复制链接]
发表于 2023-3-13 21:58:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
楼主是在校学生,看到许多论文都用RTL kernel的方式进行加速,我看了部分ug1393,然后看了Xilinx的GitHub上的RTL kernel workflow的实验,发现直接用了Alveo U200的xilinx_u200_gen3x16_xdma_2_202110_1 xsa文件,然后
发表于 2023-3-14 11:01:17 | 显示全部楼层
这种RTL内核做加速用的不是单纯的FPGA,这时候用的Xilinx芯片实际上是一个SOC,你可以理解为这个SOC里包含了CPU和可编程逻辑,CPU可以跑软件算法,可编程逻辑跑RTL,由于逻辑的速度远远高于软件运行速度,因此可以做加速;
发表于 2023-3-14 13:59:35 | 显示全部楼层
本帖最后由 sss08_leon 于 2023-3-14 14:02 编辑

这种可能是为了卸载CPU的工作,放到RTL上实现。一般是和SOC类的FPGA实现的。


比如图像类的项目,将采集的图像发到CPU,如果图像太大,如果CPU去做图像的缩小 或者 特征提取,会很慢。那么可以将这部分拿到FPGA上实现
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 14:36 , Processed in 0.016418 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表