带隙基准的启动电路设计问题

Zenon · 发表于 2023-3-12 11:57:40

您需要登录才可以下载或查看，没有账号？注册

x

VBG随着电源电压先上升后才下降到1.2V，这个过程中由于VBG完全跟随AVDD上升得太快了，VH还没来得及上升M6就导通了，就导致启动电路没能正常工作，这个时候启动时间长达150u，请教下大家如何设计这个启动电路才能让它发挥作用并降低启动时间呢？

Zenon · 发表于 2023-3-12 12:01:19

正常工作的话，VBG应该会直接被限制到1.2V输出才对，我不是很清楚为什么会有跟随电源电压这个过程

最强草履虫 · 发表于 2023-3-12 15:06:37

在M6管子下面再加一个管子？

CmosLgh · 发表于 2023-9-9 11:17:20

Zenon 发表于 2023-3-12 12:01
正常工作的话，VBG应该会直接被限制到1.2V输出才对，我不是很清楚为什么会有跟随电源电压这个过程 ...

哎我做了一个基准也有同样的问题，VDDA DC扫描时VBG跟着电源跑上去又回落然后再上升到正常。

然后仿瞬态电源上电过程，果然也有同样的问题，觉得这有问题不能用，看了启动电路也正常，很诡异啊！

[求助] 带隙基准的启动电路设计问题