怎么仿真CDR的jitter tolerance

txling090024010 · 发表于 2023-3-10 16:35:06

您需要登录才可以下载或查看，没有账号？注册

x

怎么理解CDR的jitter tolarance？比如f1频率时能容忍15UI的SJ，15UI的SJ加入到输入data中影响他的phase，那phase都偏多少了，怎么还能跟上呢？真的是不清楚这里，求解惑！！

登录/注册后可看大图

txling090024010 · 发表于 2023-3-10 16:51:41

顶顶

txling090024010 · 发表于 2023-3-10 17:05:52

大佬快来啊

愚且鲁 · 发表于 2023-3-13 15:30:17

SJ注入只是添加了抖动，不会影响phase,对CDR锁定影响也很小。这个指标主要是测试恢复出来的data误码率是否会超标的

txling090024010 · 发表于 2023-3-13 15:38:06

愚且鲁发表于 2023-3-13 15:30
SJ注入只是添加了抖动，不会影响phase,对CDR锁定影响也很小。这个指标主要是测试恢复出来的data误码率是否 ...

感谢回答。SJ不是调制输入data的过零点，也就是data的phase吗？我是这样理解的

愚且鲁 · 发表于 2023-3-13 16:08:03

txling090024010 发表于 2023-3-13 15:38
感谢回答。SJ不是调制输入data的过零点，也就是data的phase吗？我是这样理解的
...

SJ是在原本的时钟上卷积进去了

txling090024010 · 发表于 2023-3-13 16:55:15

愚且鲁发表于 2023-3-13 16:08
SJ是在原本的时钟上卷积进去了

卷积？不是很懂，能展开说说吗？

nanke · 发表于 2023-3-16 16:59:04

低频容易跟上啊，举最极端的，比如f=0，那就相当于频偏。

txling090024010 · 发表于 2023-3-20 16:45:35

nanke 发表于 2023-3-16 16:59
低频容易跟上啊，举最极端的，比如f=0，那就相当于频偏。

我是不了解SJ加上后输入的信号波形是怎样的

[求助] 怎么仿真CDR的jitter tolerance