轻松学习ARM Cortex-M0 DesignStart Eval 第三节，使用J-link/CMSIS-DAP

冷月飞虹

本节资源：
demo.zip (470.38 KB, 下载次数: 49 )

2023-4-2 10:28 上传

点击文件名下载附件

       前2节，主要是设计了一个基于串口通信的下载器，用于替代J-link，如果不顺利，你有可能无法使用Keil下载软件
你可以使用J-link或者CMSIS-DAP来代替

准备条件：
1、有J-link 或者 CMSIS-DAP 调试器
2、Keil V5.25及以上版本（我使用的是V5.30）
3、keil下载flash算法移植，在Keil的安装目录D:\Keil_v5\ARM\Flash下，是常用Flash下载算法， Keil提供了一个_Template用于移植（至少需要修改2个地方）
    文件 FlashDev.c

                               
登录/注册后可看大图

    文件 FlashPrg.c， 函数 ProgramPage （Flash，是需要先擦除，再写数据的。FPGA上是RAM， 故修改 ProgramPage 就行）

                               
登录/注册后可看大图

4、将编译生成 M0_FPGA.FLM 复制到D:\Keil_v5\ARM\Flash （在Flash下载选项，选择你自己的Flash）

                               
登录/注册后可看大图

5、学习J-link SWD在Keil的配置和keil下载flash算法，也可参考下面的分享
    a、 使用Keil设计基于ARM DesignStart M3软核的软件程序 （https://www.bilibili.com/video/B ... 69ae637230c3fcff139）
    b、 基于安路FPGA的Cortex M0移植                                 （https://blog.csdn.net/K_zqhag/article/details/127550614）

FPGA工程修改：
第一步、如下图所示在， fpga_top.添加SWD信号， 并且在m0_core.v 里面 连接到 CORTEXM0INTEGRATION.v的相应接口

                               
登录/注册后可看大图

注意：
A  SWD_DAT是双向口，应该使能fpga内部引脚上拉
B  对于i_swclktck(SWD时钟信号)为了稳定性。可以做滤波处理
C  修改完成后，重新综合FPGA，使用J-link(或者其它下载器)，尝试在Keil中连接FPGA，如果能识别MCU的IDCODE，就成功了一半

第二步、在m0_top.v里面添加一块RAM，地址映射到0x20000000

第三步，按照参考教程，配置好下载算法，实现J-link下载和调试功能

weisonwsc

请问有支持openocd的配置文件吗

active

非常好，谢谢楼主

active

非常好

liming_nefu

这个，必须顶起来啊

jineou

大佬，我在使用jlink下载代码时，一直报错flash download failed怎么办

modoalos

jineou 发表于 2024-2-27 20:15
大佬，我在使用jlink下载代码时，一直报错flash download failed怎么办

同问，请问解决了吗

090305002

jineou 发表于 2024-2-27 20:15
大佬，我在使用jlink下载代码时，一直报错flash download failed怎么办

        我的Jlink可以成功下载，要确认一下自己的所有配置是否都正确？
或者换成CMSIS-DAP下载器。如果你的FPGA本身就跑不起来，则。。。
总之，方法肯定是对的！

        

                               
登录/注册后可看大图

connected

modoalos 发表于 2024-2-28 11:41
同问，请问解决了吗

请问解决了吗

huawencs

赞！！！！！！！！！！！！！