FVF 结构 LDO用于什么场景？

ww1573428537

海绵 发表于 2023-2-24 10:29
感谢！

Q1： 如果输出不挂CAP，请问下under shoot 怎么考量？不要电容的话，瞬态电流引起的ripple似乎影 ...

Q1的问题的确会存在，但是对于PLL的应用来说，瞬态电流不会出现0-XmA的变化，因此输出纹波是可以接受的。但是如果存在0-XmA-0这种变化的话，纹波还是需要考虑的。

Q2的话高频电源噪声会被PLL环路滤除，影响不大, PLL带宽往往只有几十到几百kHz。
Q3，是的

xianwu_hs

主要用于片上capless LDO，针对一些负载电流变化比较大的场景

海绵

xianwu_hs 发表于 2023-2-24 14:37
主要用于片上capless LDO，针对一些负载电流变化比较大的场景

THX！

想请问下 FVF 可用于负载电流变化大的场景的原因是什么？
是因为GBW大，所以大信号瞬态响应快吗？

但是传统PMOS结构LDO也可以通过补偿的方式实现大的GBW，似乎大GBW并非FVF特权？

麻烦解惑一下，感激不尽！

hebut_wolf

前面几位说得对 这种ldo电压不准，很适合做adc的vref buffer（适合不要求绝对精度的adc，比如通信接收端的adc）
负载的种类分为稳定负载（模拟电路，如运放）和脉冲式负载（数字电路或开关电容电路）
我认为FVF更适合脉冲式的负载，这样能发挥出它大带宽的优势；如果驱动稳态负载，他的缺点是电路较复杂，面积大（输出端两个PMOS都需要很大）
另外，图中的FVF结构太简单了，要加一些bias电路让它更鲁棒、更合理一些。

海绵

hebut_wolf 发表于 2023-2-24 17:30
前面几位说得对 这种ldo电压不准，很适合做adc的vref buffer（适合不要求绝对精度的adc，比如通信接收端的a ...

你好，感谢回复

还有几点麻烦再解释一下：
Q1: FVF输出需要挂电容吗？ 如果挂个 几十pF到 百pF 电容，输出极点gm/CLoad （2nd pole）的量级估计也就在几十MHz的量级，  这意味着在不做补偿的情况下，GBW也就几十MHz，我这个理解正确吗？

Q2:几十MHz的GBW，对于PMOS架构来说也可以通过补偿实现，代价似乎并不大。宽GBW似乎并不是FVF的专利，那么在这种情况下，FVF相较于PMOS/NMOS LDO又有何优点？

以上是个人理解 不一定正确，还希望多多指教！

海绵

顶一下

DD_cebelas

我們的話會直接做EA在sense output 端 然後EA output 過大RC 接到VSET那點去做slow dc regulation loop 讓VOUT鎖準

然後此時 EA的noise 可以被RC filter out

整個loop noise rely on M8的noise,

另外這種FVF架構很適合replica給很多sub-ckt用,

fast loop那邊有很多gain boosting, fast transient technique可以放進去,

還有MP那顆可以改成NMOS PSRR會好做

海绵

DD_cebelas 发表于 2023-3-8 05:56
我們的話會直接做EA在sense output 端 然後EA output 過大RC 接到VSET那點去做slow dc regulation loop 讓V ...

                               
登录/注册后可看大图

是这种结构吗？

海绵

DD_cebelas 发表于 2023-3-8 05:56
我們的話會直接做EA在sense output 端 然後EA output 過大RC 接到VSET那點去做slow dc regulation loop 讓V ...

hi

请问把MP换成有NMOS的FVF有相关论文吗

l64ee6

海绵 发表于 2023-2-24 10:29
感谢！

Q1： 如果输出不挂CAP，请问下under shoot 怎么考量？不要电容的话，瞬态电流引起的ripple似乎影 ...

在负载电流跳变时，undershoot 可以通过控制给功率管栅端的充放电电流 提升。或者增加摆率（加电流）