在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1060|回复: 3

[求助] SDC约束文件

[复制链接]
发表于 2023-2-21 09:54:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想请问SDC约束文件中一些时钟特性相关的参数例如:clock transition,clock latency,clock uncertainty;以及一些延迟的参数如input和output delay;这些参数所设置的数值是否有参考标准?谢谢!
发表于 2023-2-21 10:13:40 | 显示全部楼层
kanaknak
发表于 2023-2-21 15:20:00 | 显示全部楼层
clock transition,clock uncertainty在综合时可以尽量设置紧一些,留出裕量,timing signoff时需要设置的值参考vendor signoff文档。

clock latency一般不用设置,需要设置的场景有block级设置virtual clock延时值、useful skew等,这个和具体设计有关系,无经验值。
input/output delay对于block级的core io可以设置的尽量紧一些,而对一些通用接口如spi、sdio、jtag、gmac等可以参考相关协议或者datasheet。
发表于 2023-3-8 11:08:43 | 显示全部楼层

thx for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-7 11:18 , Processed in 0.015389 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表