在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1169|回复: 3

[求助] VCS后仿真时间卡在140

[复制链接]
发表于 2023-2-18 18:17:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

问题
1.在进行反标后的VCS仿真的时候时间一直卡在140ns ,再看verdi波形的时候140ns为蓝色区域不知道是什么情况
2.观察波形好像没有时延但是报告中显示已经反标完成了,不清楚怎么回事

希望有大佬帮忙解答一下
Snipaste_2023-02-18_18-15-33.png
Snipaste_2023-02-18_18-13-22.png
Snipaste_2023-02-18_18-14-47.png
Snipaste_2023-02-18_18-13-55.png
发表于 2023-2-19 09:53:43 | 显示全部楼层
目测有 logic loop ,然后,然后就沙雕了 ~~~
 楼主| 发表于 2023-2-20 15:24:54 | 显示全部楼层


voiluce 发表于 2023-2-19 09:53
目测有 logic loop ,然后,然后就沙雕了 ~~~


解决了 140是激励有问题加上没反标成功  在反标的时候需要注意在$sdf_annotate中加入选择最小或者最大的延迟信息的选项 或者在makefile里面加也可以
发表于 2023-2-20 20:11:16 | 显示全部楼层


DHreversion 发表于 2023-2-20 15:24
解决了 140是激励有问题加上没反标成功  在反标的时候需要注意在$sdf_annotate中加入选择最小或者最大的 ...


感谢分享 解决方案 ~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 11:15 , Processed in 0.021424 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表