【已解决】做rc时显示时序未约束

玩家3gfd4gbfr

关于时序约束文件和代码我跟学长也看不出来什么问题，不知什么情况会这样

jake

看上去是综合脚本中缺了define_cost_group， path_group定义。
Genus 模板如下。

###################################################################################
## Define cost groups (clock-clock, clock-output, input-clock, input-output)
###################################################################################

## Uncomment to remove already existing costgroups before creating new ones.
## delete_obj [vfind /designs/* -cost_group *]

if {[llength [all_registers]] > 0} {
  set list_mod [vfind / -mode *]
  if {[llength $list_mod] >= 1} {
    foreach mode $list_mod {
      define_cost_group -name I2C_[vbasename $mode] -design $DESIGN
      define_cost_group -name C2O_[vbasename $mode] -design $DESIGN
      define_cost_group -name C2C_[vbasename $mode] -design $DESIGN
    }
  } else {
    define_cost_group -name I2C -design $DESIGN
    define_cost_group -name C2O -design $DESIGN
    define_cost_group -name C2C -design $DESIGN
  }

  foreach mode [vfind / -mode *] {
    path_group -from [all_registers] -to [all_registers] -group C2C_[vbasename $mode] -name C2C_[vbasename $mode] -mode $mode
    path_group -from [all_registers] -to [all_outputs] -group C2O_[vbasename $mode] -name C2O_[vbasename $mode] -mode $mode
    path_group -from [all_inputs]  -to [all_registers] -group I2C_[vbasename $mode] -name I2C_[vbasename $mode] -mode $mode
  }
}

set list_mod [vfind / -mode *]
if {[llength $list_mod] >= 1} {
  foreach mode $list_mod {
    define_cost_group -name I2O_[vbasename $mode] -design $DESIGN
  }
} else {
  define_cost_group -name I2O -design $DESIGN
}
foreach mode [vfind / -mode *] {
  path_group -from [all_inputs]  -to [all_outputs] -group I2O_[vbasename $mode] -name I2O_[vbasename $mode] -mode $mode
}


你用的不会还是RC (RTL Compiler)吧？ 太老了，升级到Genus吧，好很多。Genus有个内置小工具，可以生成各种不同场景的综合脚本模板，非常方便。供参考：
https://blog.eetop.cn/blog-1592-6946163.html

玩家3gfd4gbfr

   

jake 发表于 2023-2-14 22:41
看上去是综合脚本中缺了define_cost_group， path_group定义。
Genus 模板如下。

确实是rc，学校的

玩家3gfd4gbfr

   

jake 发表于 2023-2-14 22:41
看上去是综合脚本中缺了define_cost_group， path_group定义。
Genus 模板如下。

请问这个模板怎么用啊？学校也没人教。
学校的rc我也不知道能不能升级

玩家3gfd4gbfr

   

玩家3gfd4gbfr 发表于 2023-2-17 16:40
请问这个模板怎么用啊？学校也没人教。
学校的rc我也不知道能不能升级

问学长了，说是我们没法用genus

jake

   

玩家3gfd4gbfr 发表于 2023-2-17 02:40
请问这个模板怎么用啊？学校也没人教。
学校的rc我也不知道能不能升级

模板是通用的。上面的模板适用于multimode。综合脚本里读入不同mode的SDC命令后，把模板copy过去就可以了，无需修改。


如果是single mode，模板更简单。

###################################################################################
## Define cost groups (clock-clock, clock-output, input-clock, input-output)
###################################################################################

## Uncomment to remove already existing costgroups before creating new ones.
## delete_obj [vfind /designs/* -cost_group *]

if {[llength [all_registers]] > 0} {
  define_cost_group -name I2C -design $DESIGN
  define_cost_group -name C2O -design $DESIGN
  define_cost_group -name C2C -design $DESIGN
  path_group -from [all_registers] -to [all_registers] -group C2C -name C2C
  path_group -from [all_registers] -to [all_outputs] -group C2O -name C2O
  path_group -from [all_inputs]  -to [all_registers] -group I2C -name I2C
}

define_cost_group -name I2O -design $DESIGN
path_group -from [all_inputs]  -to [all_outputs] -group I2O -name I2O
foreach cg [vfind / -cost_group *] {
  report_timing -group [list $cg] >> $_REPORTS_PATH/${DESIGN}_pretim.rpt
}

玩家3gfd4gbfr

最后学长改了代码，然后就正常了。

玩家3gfd4gbfr

https://zhuanlan.zhihu.com/p/550732748
参考这篇回答可解决