在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2621|回复: 6

[原创] LDO的tran输出波形一开始是负的???

[复制链接]
发表于 2023-2-14 13:42:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
设置负载电流1mA,如图 微信截图_20230214133733.png

这是DC工作点 微信截图_20230214133713.png

这是tran波形,很奇怪为什么PMOS一开始输出的是负电压呢? 微信截图_20230214133812.png
有前辈遇到过这种情况吗?小白实在是不知道咋处理了
 楼主| 发表于 2023-2-14 13:42:56 | 显示全部楼层
这个结构属于capless-LDO,无需片外电容即可稳定
回复 支持 反对

使用道具 举报

 楼主| 发表于 2023-2-14 13:44:27 | 显示全部楼层
Vref是我自己搭的bandgap,在BGR的输出端我加了一个滤波电容,因为没加之前Vref的tran输出一开始也是负的,再慢慢爬升到正常电压
回复 支持 反对

使用道具 举报

发表于 2023-2-14 15:16:09 | 显示全部楼层
初始状态有个1mA,你没有输出电容,输出很容易就被拉低了。建议用ipwl,上电输出稳定后再给负载电流。
回复 支持 2 反对 0

使用道具 举报

发表于 2023-2-14 15:26:14 | 显示全部楼层
理想电流源造成,换成实际负载就不会了。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2023-2-14 16:07:04 | 显示全部楼层


   
demonhunter 发表于 2023-2-14 15:26
理想电流源造成,换成实际负载就不会了。


已经解决了,是负载电流给的变化太快了。。。
回复 支持 反对

使用道具 举报

发表于 2023-2-16 18:54:28 | 显示全部楼层
明显是环路还没有建立,直接被负载给拉下去了呀。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-7 03:49 , Processed in 0.022171 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表